串口转host接口

简介

在很多FPGA应用场景中，我们需要对FPGA内的一些寄存器进行配置，直接采用高位宽的物理接口直接赋值会极大的浪费我们的管脚资源，因此我们经常采用串并转换的方式来达到实现功能且节约资源的目的。

模块介绍

实现本功能一共使用了5个模块，分别是串口数据接收、串口数据发送、串口接收数据转host协议数据、host协议数据转串口发送数据，顶层接口模块。
串口数据接收发送：我们使用115200的波特率（可调），使用16倍频采样。在FPGA中工作方式为全双工工作。
串口接收数据转host协议数据：串口接收数据格式为：帧头（2字节） 设备号（1字节） 读写控制（1字节） 寄存器地址（2字节） 写入值（2字节），我们将接到的数据对应上的数据格式进行存储，待上面数据全部接收完成时进行串并转换，由串口转换到host接口。同时为了防止传输过程中出现问题导致状态机卡住，我们在状态机中插入了看门狗来进行超时复位操作。
host协议数据转串口发送数据：将返回的数据进行缓存后由串口发送模块发出。

host接口介绍

input    wire                 h_w_rdy,
output   wire                 h_r_wb,
output   wire    [15:0]       h_addr,
output   wire    [15:0]       h_data_in

h_w_rdy信号为读写准备信号，为从设备反馈信号，从设备可接收命令时拉高。
h_r_wb信号为读写控制信号，由主设备控制，置高为读取数据，置低为写入数据。
h_addr信号为读写地址通道，存放控制的寄存器地址。
h_data_in信号为写入数据通道，输出寄存器写入的数据。
对于读取的数据，是由从机控制host协议数据转串口发送数据模块完成的，控制时序十分简单，直接在同一时刻将数据有效信号与数据放在对于通道上即可将返回数据通过串口发送出去。

具体实现可以看代码。
https://download.csdn.net/download/hpqztsc/12909757