自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(7)
  • 资源 (8)
  • 收藏
  • 关注

原创 手把手带你以数学的角度理解 傅里叶变换总结(三)

前言六、傅里叶变换

2021-04-06 20:21:43 514

原创 手把手带你以数学的角度理解 傅里叶变换以及应用(二)

前言傅里叶分析对于工科大部分的学生来说,那绝对是一场噩梦,那是因为傅里叶变换的公式太复杂了,可能是课本给的推导过程过于官方和严谨,让你视乎看不到一丝理解的希望,本篇和下几篇文章将以高中的三角函数讲起,带去理解傅里叶变换和应用,并验证所得到的表达式是否正确,如果对您有所帮助!喜欢就关注一下吧!续接上篇文章:https://blog.csdn.net/huangshanhu/article/details/115433606四、求周期函数的傅里叶变换求上图周期函数的傅里叶变换解:T=20,

2021-04-06 19:47:28 276

原创 基于FPGA的PCIe核系列:FPGA root模式生成工程例子分析(2)

前言:二、 例子工程分析2.1 总体模块分析标题...

2021-04-06 17:32:16 858 1

原创 手把手带你以数学的角度理解 傅里叶变换以及应用(一)

一、 三角函数的正交性1.1 三角函数系形如:cos0x,sin0x,cos1x,sin1x,cos2x,sin2x,…,cosnx,sinnx这样的三角函数,在【-π,π】上满足正交,即其中任意两个不同的函数之积在【-π,π】上的积分等于0。正交性数学表达式:...

2021-04-05 22:20:52 2340 1

原创 基于FPGA的PCIe核系列:FPGA root模式生成工程例子分析(1)

一、 PCIE系统架构1.1 PCIE分层结构PCIE结构1.2 TLP包四种TLP类型。Memory (内存空间操作)IO (IO空间操作)Configuration (配置操作)Message (信息操作)四种类型TLP,如果有需要响应,称为Non-Posted TLP,如果没有需要响应,称为Posted TLP。TLP包类型1.2.1 TLP结构TLP数据格式1.2.2 Header各个字段的含义Header格式...

2021-04-05 15:18:03 2272

原创 可编程逻辑芯片的“心脏”:FPGA时钟网络(2)

2021-04-04 20:52:12 1587

原创 可编程逻辑芯片的“心脏”:FPGA时钟网络(1)

一、时钟网络简介1.1 时钟网络在FPGA中时钟网络是一种布局布线的有限资源(相对而言)互联网络,即在实现布局布线时使用时钟网络让信号能够低延时,同步的到达目标器件。在FPGA中时钟网络资源是有限的,即要合理的使用。时钟网络是一种专用的资源。1.2 为什么使用时钟网络在设计中如要使用逻辑生成的时钟,但是时钟可能存在偏斜,抖动,到达目标器件的时间不同步的,如果使用该时钟会导致设计系统不稳定或者设计失败,所以要进行对时钟的处理,使用时钟网络,避免出现时钟出现抖动偏斜到达目标器件不同步等不可控情况

2021-04-03 09:01:00 1549 1

手把手带你以数学的角度理解傅里叶变换.pdf

以纯数学的角度,清晰明了的理解傅里叶变换,从开始到最后的推导过程都有

2021-04-05

UART干扰算法.zip

使用verilog HDL语言实现串口通信,接收部分添加防干扰算法。 操作平台vivado2017.4,FPGA芯片K732T。 如有错误请私信,虚心求教,谢谢。

2020-08-26

winhex免费版.zip

winhex 是一个专门用来对付各种日常紧急情况的工具。它可以用来检查和修复各种文件、恢复删除文件、硬盘损坏造成的数据丢失等。同时它还可以让你看到其他程序隐藏起来的文件和数据。总体来说是一款非常不错的 16 进制编辑器。得到 ZDNetSoftwareLibrary 五星级最高评价,拥有强大的系统效用。

2020-05-09

DDR3_FIFO设计和调试.doc

DDR读写测试 DDR3使用型号MT41K256M16-32Meg * 16 * 8 banks 硬件平台:xilnx K7325 软件操作:vivado2017.4 因代码程序大,上传不了,如有需要可联系我

2020-03-31

ug586_7Series_MIS.pdf

DDR3 ip core 控制器 官方手册 Zynq-7000 AP SoC and 7 Series Devices Memory Interface Solutions v2.4 User Guide

2020-03-19

srio自回环设计.zip

srio是面向嵌入式系统开发提出的高可靠、高性能、基于包交换的新一代高速互联技术,已于2004年被国际标准化组织(ISO)和国际电工协会(IEC)批准为ISO/IECDIS 18372标准。SRIO则是面向串行背板、DSP和相关串行数据平面连接应用的串行RapidIO接口。 fpga关于srio使用ip core仿真的自回环实验

2020-03-15

ddr3_fifo.zip

ddr3_fifo.zip 把DDR3封装成FIFO进行读写。 代码采用单通道读写进行仿真测试 设计文档有双通道读写设计。

2020-02-16

sdram_controller.zip

SDRAM读写控制代码和设计文档 1、上电序列,2、刷新序列3、写序列4、读序列 每个设计都有详细的文档说明

2020-02-16

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除