硬件ecc（不错）

最新推荐文章于 2024-04-28 16:28:05 发布
最新推荐文章于 2024-04-28 16:28:05 发布
阅读量968 收藏 1
点赞数
分类专栏： 嵌入式
http://www.360doc.com/content/14/0918/14/18578054_410432848.shtml
hushup
关注
  • 0
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
硬件ecc和软件ecc
harvey.loo的专栏
10-16 8807
============================== (底下部分为转载) 在上一篇关于“支持NandFlash读写”的文章中，我们很好地完成了u-boot对NandFlash的读写，但这个读写进行的是软件ECC，即用软件编程的方法实现ECC。我们知道S3C2440的NandFlash控制器是支持硬件ECC的，因此在这里我们就来讲解如何实现硬件ECC。   NandFlash的每一页
nand flash ecc
03-12
软件部分则涉及到驱动程序，它们负责与硬件ECC引擎交互，处理ECC相关的命令和数据。 随着NAND Flash技术的发展，存储密度不断提升，ECC技术也在不断演进，以应对更高的错误率。例如，新的ECC算法如LPDC（Low-...
STM32下FatFs的移植，实现了擦写均衡，坏块管理，硬件ECC，ECC纠错
11-26
在 STM32 单片机上，成功移植 FatFs 0.12b，使用的 Nand Flash 芯片为 K9F2G08 。 特点： 系统配合 FatFs 实现了擦写均衡，坏块管理，硬件ECC，软件 ECC 纠错
服务器内存之争：ECC与非ECC的较量
网络技术联盟站
09-04 1053
ECC 内存和非 ECC 内存都有各自的优点和缺点。ECC 内存可以提供高度的可靠性和稳定性，很适合用于需要高度可靠性的环境，如数据中心或金融服务。然而，它们通常比非 ECC 内存更贵，性能也可能稍微低一些。非 ECC 内存更便宜，且可能提供稍微高一些的性能，但它们无法自动检测和修复数据错误。非 ECC 内存适合用于对可靠性和稳定性要求不太高的环境，如个人计算机或游戏服务器。选择 ECC 内存还是非 ECC 内存取决于你的具体需求和预算。在做出选择之前，一定要考虑你的应用需求，预算，以及硬件兼容性。
单片机如何使用错误保护代码（ECC）管理实现内存保护
最新发布
MUKAMO的博客
04-28 1108
数学家Richard Hamming发明了第一个ECC。原始的汉明码使用7位存储4位信息，使用冗余位进行错误校正和检测。在arm核MCU设备中，所选的RAM和闪存存储器使用基于汉明原理的SEC-DED算法进行保护，但通过增加一个额外的奇偶校验位进行了改进。ECC代码能够检测并纠正单个位错误，并检测存储数据字中的双位错误。在SRAM易失性存储器中，一个迷路的α粒子可能会使位值翻转。这是一个持续的威胁，且不论硬件年龄大小，单比特故障的概率都是一样的。
Nand Flash 控制器中的硬件 ECC 介绍
weixin_30920853的博客
06-29 1831
ECC 产生方法 ECC 是用于对存储器之间传送数据正确进行校验的一种算法，分硬件 ECC 和软件 ECC 算法两种，在 S3C2410 的 Nand Flash 控制器中实现了由硬件电路（ECC 生成器）实现的硬件 ECC。 ECC 生成器工作过程 当写入数据到 Nand flash 存储空间时， ECC 生成器会在写入数据完毕后自动生成 ECC 码，将其放入到 ECC0...
SRAM之ECC检测机制
weixin_48498880的博客
11-06 2989
本文基于NXP的S32K1xx系列的芯片，来分析SRAM的ECC机制以及通过故障注入方式来验证以下两种类型故障。1，单比特翻转错误2，多比特不可纠正错误话不多说，走你~在了解SRAM之前，有必要先说明一下RAM。RAM主要的作用就是存储代码和数据供CPU在需要的时候调用。但是这些数据并不是像用袋子盛米那么简单，更像是图书馆中用书架摆放书籍一样，不但要放进去还要能够在需要的时候准确的调用出来，虽然都是书但是每本书是不同的。
异步SRAM存储器应用领域
EVERSPIN的博客
08-20 644
CYPRESS的异步SRAM产品包含业界最多样的异步低功耗SRAM产品组合，密度范围从64Kb至64Mb。MoBL SRAM提供业界标准电压、总线宽度及封装选项。 此装置提供领先业界的待机功率消耗（最大）规格。MoBL异步SRAM是各种应用中电池供电解决方案的理想选择。MoBL SRAM装置适用于工业、汽车及辐射硬化温度等级。 带有ECC的异步SRAM适用于各种要求最高可靠性和性能标准的工业，医疗，商业，汽车和军事应用。快速SRAM是诸如交换机和路由器，IP电话，测试设备和汽车电子产品之类的网络应用的理想选
S32K144之SRAM ECC错误浅谈
weixin_41935674的博客
11-04 5118
S32K144之SRAM ECC错误浅谈 之前的一片文章摘录了嵌入式MCU存储器ECC工作原理，大家可以简单了解下。 SRAM ECC错误 S32K144 ECC一般是单比特纠错，多比特检错。对于SRAM的ECC错误，大多数是没有进行SRAM的初始化操作造成的，上电之后不进行初始化，RAM中的数据都是随机的，第一次读取任何地址都将会产生不可纠正的ECC错误（non-correctable ECC error）。这一点，也在AN12522 S32K1XX ECC Error Handling手册中有明确讲到。
一种并行硬件ECC模型及FPGA实现.pdf
07-13
"一种并行硬件ECC模型及FPGA实现.pdf" 本文提出了一种并行硬件ECC模型，并采用FPGA实现，旨在解决大容量固态存储器中数据错“位”的问题。传统的软件ECC模型虽然复杂度低、易于实现工程应用，但每次读写NAND Flash...
ECC点乘verilog硬件实现
12-15
通过结合不同的硬件模块，如点加、点乘、模运算等，我们可以构建出一个高效的ECC点乘硬件加速器，为安全通信提供底层支持。在实际应用中，这样的硬件加速可以极大地提升加密和解密的速度，从而增强系统的整体性能。
基于ECC签名的单片机实现
02-17
这是一篇关于怎么在51单片机上实现ECC签名算法的论文
三星K9GAG08U0D--2G Nand Flash驱动(S3C6410--4Bit硬件ECC校验)
08-30
三星K9GAG08U0D--2G Nand Flash驱动(S3C6410--4Bit硬件ECC校验)，完全原创，在ok6410（2G nand falsh）上测试通过，能实现6410硬件编解码 4 bit ECC并能纠正数据错误！
ECC算法校验工具---ECC开发
08-04
ECC算法校验工具ECC算法校验工具ECC算法校验工具
ECC算法爱的发声
08-20
• 重点内容 – 64KB 专用 RAM – 275-MHz, 500-MHz, 600-MHz, or 720-MHz – 仿真/调试 ARM® Cortex™-A8 32-位RISC 微控制器• JTAG • NEON™ SIMD 协处理器• 嵌入式跟踪模块 • 具有单错检测（奇偶校验）的32KB/32KB • 嵌入式跟踪缓冲器 L1 指令/数据高速缓存– 中断控制器(高达128 个中断请求) • 具有错误纠正码(ECC) 的256KB L2 高速缓• 片载存储器(共享L3 RAM) 存– 64 KB 通用片载存储器控制器(OCMC) RAM – 支持移动双倍速率同步动态随机存储器– 所有主机均可访问 (mDDR)（低功耗DDR (LPDDR)）/DDR2/DDR3 – 支持快速唤醒保持 – 支持通用存储器(NAND，NOR，SRAM，等)支• 外部存储器接口(EMIF) 持高达16 位ECC – mDDR/DDR2/DDR3 控制器： – SGX530 3D 图形引擎 • mDDR: 200-MHz 时钟频率(400-MHz 数据速– LCD 控制器 率) – 可编程实时单元和工业用通信子系统(PRU- • DDR2： 266-MHz 时钟（532-MHz 数据速ICSS) 率） – 实时时钟(RTC) • DDR3： 303-MHz 时钟（606-MHz 数据速 – 最多2 个具有集成物理层的USB 2.0 高速OTG 率） 端口• 16-位数据总线 – 支持最多2 个端口的10/100/1000 以太网交换机• 1GB 全部可寻址空间 – 串口包括： • 支持1 x 16 或者2 x 8 存储器器件配置 • 2 个控制器局域网端口(CAN) • 支持快速唤醒保持 • 6 个UART，2 个McASPI，2 个McSPI，和3 个 I2C 端口 – 通用存储器控制器 (GPMC) • 具有多达7 芯片(NAND，NOR，复– 12 位逐次逼近寄存器(SAR) ADC 用NOR，SRAM等) 选择的灵活8/16-位异步 – 3 个32 位增强型捕捉模块(eCAP) 存储器接口 – 3 个增强型高分辨率PWM模块(eHRPWM) • 使用BCH 编码以支持4-位，8-位，或者16- – 加密硬件加速器(AES，SHA，PKA，RNG) 位ECC • 使用海明码（Hamming）以支持1-位ECC • MPU 子系统– 错位定位器模块(ELM) – 275-MHz，500-MHz，600-MHz，或者720-MHz • 与GPMC 联合使用，使用BCH 算法以定位 ARM® Cortex™-A8 32-位RISC 微处理器由校验多项式生成的数据错误的地址 – NEON™ SIMD 协处理器• 基于BCH 算法，每512 字节块错误定位支持 – 具有单错检测（奇偶校验）的32KB L1 指令高4-位，8-位，和16-位 速缓存• 可编程实时单元和工业用通信子系统(PRU-ICSS) – 具有单错检测（奇偶校验）的32KB 数据高速缓– 支持的协议包括 存EtherCAT®，PROFIBUS，PROFINET，Ether – 含纠错码（ECC）的256KB L2 高速缓存Net/IP™，和其它更多协议 – 176KB 片载启动ROM – PRU-ICSS 内的外设 1 Please be aware that an important notice concerning availabi
C++实现ECC算法
06-15
- **性能优化**：ECC运算中涉及大量的模运算，需要考虑硬件和算法层面的优化。 在提供的压缩包中，`ECC.sln`是Visual Studio解决方案文件，包含了整个项目的配置和依赖；`ECC`可能是项目源代码所在的文件夹；`...
ECC.zip_ecc
09-23
这些Verilog代码文件提供了硬件级别的实现，意味着它们将被综合为FPGA或ASIC中的逻辑电路。在实际应用中，这种ECC系统可能用在内存模块（如DRAM）、闪存设备或者无线通信系统中，以提高数据的可靠性和鲁棒性。 总结...
ECC功能简述及其原理
LouisYu的博客
01-13 3444
汽车功能安全
ECC原理和RocketChip Cache ECC实现
heyuming20062007的博客
01-10 5897
ECC(Error Correcting Code)全称为错误纠正码，用于对存储器的数据进行完整性检查和纠正，主要用在SRAM、DDR、NAND等存储器设备上。ECC可以对数据进行单比特的纠错和多比特的检错，其原理基于汉明码编码而来。RISC-V RocketChip生成器带有Cache ECC选项，默认情况下是关闭状态，有三种类型的ECC校验可以选择，分别是：parity、sec、secded，其各个类型的含义
（零C币下载）ECC纠错算法与实现.pptx
07-11
基于FLASH的ECC纠错算法，ECC原理，校验流程，结果分析

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值