FPGA
关注
分享
扫一扫
学习FPGA。
Verilog 具有很强的电路描述与建模能力，能从多个层次对数字系统进行描述和建模。因此，在简化硬件设计任务、提高设计效率与可靠性、语言易读性、层次化和结构化设计等方面展现了强大的生命力与潜力。
Risehuxyc
雄关漫道真如铁，而今迈步从头越。
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
HDL中assigned 与 always 有什么区别？
*assign描述的是“组合逻辑的连续赋值”，always描述的是“在某个触发条件下执行的一段过程性语句”。****assign是“线级建模”，always是“行为级建模”；简单用assign，复杂用always。**原创 2026-04-24 15:49:05 · 285 阅读 · 0 评论 -
＜= 是Verilog中的非阻塞赋值操作符
以确保仿真与综合结果一致 34。等时序逻辑块中统一使用。，在组合逻辑块中使用。原创 2026-04-24 15:18:07 · 38 阅读 · 0 评论 -
用延迟线实现奇变偶不变
原创 2026-04-16 14:02:19 · 15 阅读 · 0 评论 -
如何实现指定要求的延迟线
原创 2026-04-16 13:58:27 · 14 阅读 · 0 评论 -
Verilog语言的标准发展历程及核心要点
Verilog语言的标准发展历程及核心要点如下：Verilog-95（IEEE Std 1364-1995）：Verilog-2001（IEEE Std 1364-2001）：Verilog-2005（IEEE Std 1364-2005）：SystemVerilog（IEEE Std 1800-2005及后续版本）：模块化设计：数据类型：操作符和语句：时序控制：仿真与综合：系统任务和函数：原创 2026-04-01 19:58:39 · 419 阅读 · 0 评论