![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
仿真
文章平均质量分 67
hzcnorton
这个作者很懒,什么都没留下…
展开
-
Verilog:求两数最大公约数的程序
本程序是基于黄乐天老师的《跨越算法与实现的鸿沟——如何用数字IC/FPGA实现算法》这个视频中27分21秒时提到的最大公约数算法的基础上进行完善修改的。原视频贴在下面 跨越算法与实现的鸿沟——如何用数字IC/FPGA实现算法 视频中程序的框图如下,整体分为状态控制器和数据通路。其中数据通路模块及wire的名字如图。数据通路模块的输入输出接口wire、reg定义如下`times原创 2022-01-09 20:27:07 · 1452 阅读 · 0 评论 -
基于Aurora核的数位转换及数据传输实现
这个程序实现了如下功能:1、三组4位数据 合并成 一组12位数据输出;2、四组12位数据 转为 三组16位数据输出;3、16位数据 拆分为 两组8位数据输出;4、8位数据经过Aurora核的处理通过高速串行总线发送给第二个Aurora核。功能1、2、3均在Aurora_TX模块的FRAME_GEN中实现,其余部分为:TX-only Simplex Aurora Core为实现发送功能的Aurora核RX-only Simplex Aurora Core为实现接收功能的Auro原创 2021-11-20 21:43:26 · 1556 阅读 · 2 评论 -
使用modelsim仿真时出现“vopt returned success but vsim could not find a design to simulate!”错误
使用modelsim仿真时出现“vopt returned success but vsim could not find a design to simulate!”错误使用modelsim仿真时出现错误** Note: (vsim-3812) Design is being optimized…** INTERNAL ERROR: vopt returned success but vsim could not find a design to simulate!首先依照http://bbs.e原创 2021-10-11 14:53:01 · 3626 阅读 · 4 评论