数电实验
__JackyLiu__
我是个人
展开
-
【数电实验】实验6 可控分频器设计
2023秋,数电实验原创 2023-11-23 16:50:00 · 654 阅读 · 0 评论 -
【数电实验】实验 5 数码管动态扫描显示电路设计
3. 巩固 Verilog HDL 层次化设计电路的方法。2. 学习数据选择器及其信号分配方法。1. 学习动态扫描显示数码管的使用。1.modelsim仿真代码。利用modelsim仿真。原创 2023-11-11 17:21:33 · 3423 阅读 · 1 评论 -
【数电实验】实验 3 Verilog 层次化文件设计 汽车流动转向灯电路设计
二、 实验内容 1. 用 Verilog HDL 以层次化的设计方法,结合实验1(需修改部分代码),使用下文计数器模块代码“Code-1 7 进制计数器”,将计数器输出Q与译码器输入 x 相连,译码器输出 codeout 锁定到实验箱的 LED 上,设计一个彩灯控制器。LED 在控制电路的驱动下,按图 2 所示规律点亮/熄灭(●表示亮灯,○表示灭灯)。对整体电路进行仿真,应当能够看到 en 为高电平时计数器的输出值自动增加,相应地译码器的输出依次变化,并循环。原创 2023-11-11 16:40:00 · 446 阅读 · 1 评论 -
【数电实验】实验 4 1位十进制可逆计数器设计
一、实验目的 1、 学习 Verilog HDL 基本时序电路设计。3、 学习并掌握时序电路的时序波形观测方法。二、实验内容 设计一个 1 位十进制可逆计数、译码、显示电路。1. 基本功能及指标要求 (1) 控制信号 upd==1 时计数器 0 -> 9 循环计数,upd==0 时,9 -> 0 循环计数;(2) 具有异步清零(clr)、同步置数(load)、同步使能(en)功能;(3) 进位(加计数时)、借位(减计数时)功能,加计数时 CO=1@Q==9,减计数 时 CO=1@Q==0;原创 2023-11-11 16:48:33 · 1275 阅读 · 0 评论 -
【数电实验】实验 2 从代码到电路
对下列四段代码: (1)分别新建工程文件(工程名:_学号_chap2_4_X),新建 verilog HDL 文件,将代码输入;(2)选择菜单 Processing--Start Compilation,分析并综合电路,若有错误请自行更正,打印 代码和编译报告(Flow Summary);(4)将文件 Waveform.vwf(群文件中下载)拷贝到新建的工程文件夹中(也可自行建立该文 件),打开该文件,并选择菜单 Simulation—Run Functional Simulation,分析仿真结果;原创 2023-11-11 16:28:28 · 129 阅读 · 0 评论 -
【数电实验】实验一 Quartus 操作入门 七段译码器
设计7段显像管译码器,代码在实验手册82页。原创 2023-11-10 15:11:54 · 810 阅读 · 1 评论