![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字电路与逻辑设计
文章平均质量分 62
叶修齐
原本山川,极命草木。
很少上CSDN,联系请找同名微博
展开
-
模型机综合设计-数字电路与逻辑设计-湖南大学课程实验
原创 2021-09-25 21:25:46 · 1000 阅读 · 0 评论 -
实验四 模型机时序部件的实现-数字电路与逻辑设计-湖南大学课程实验
原创 2021-09-25 21:15:35 · 919 阅读 · 0 评论 -
实验三 简易模型机中组合部件的实现-数字电路与逻辑设计-湖南大学课程实验
这个报告VHDL设计我记得有几处错误,请自行辨别实验三 简易模型机中组合部件的实现一、实验目的1.了解简易模型机的内部结构和工作原理。2.分析模型机的功能,设计 ALU 和移位逻辑。3.分析模型机的工作原理,设计模型机控制信号产生逻辑。二、实验内容1.用 VHDL语言设计模型机的 ALU模块;2.用 VHDL语言设计 模型机的移位模块;3.用 VHDL语言设计 模型机的控制信号产生逻辑。三、实验方法1、 实验方法采用基于FPGA进行数字逻辑电路设计的方原创 2021-09-25 21:11:55 · 2045 阅读 · 1 评论 -
实验二 多路复用器的实现-数字电路与逻辑设计-湖南大学课程实验
一、实验目的1.熟悉多路复用器、加法器的工作原理。2.学会使用VHDL 语言设计多路复用器、加法器。3.掌握generic 的使用,设计n-1 多路复用器。4.兼顾速度与成本,设计行波加法器和先行进位加法器。二、实验内容1、利用VHDL语言设计一个8重3-1多路复用器,实现3个八位向量输入,选择一个输出的功能。2、利用VHDL语言,使用generic设计n-1多路复用器并调用它定制为8-1多路复用器.3、了解4位行波加法器、4位先行进位加法器的原理并设计VHDL程序。查看并分析其原理图,最后原创 2021-09-25 20:58:41 · 2604 阅读 · 0 评论 -
实验一 译码器的实现(异或门、3-8译码器、指令译码器)-数字电路与逻辑设计-湖南大学课程实验
实验一 译码器的实现一、实验目的 熟悉QuartusII仿真软件的基本操作,并用VHDL语言设计一个异或门、3-8译码器和模型机指令译码器。二、实验内容 1、熟悉QuartusII软件的基本操作,了解各种设计输入方法 2、用VHDL语言设计一个异或门、3-8译码器和模型机指令译码器,查看并分析其原理图,最后进行仿真验证。三、实验方法实验方法采用基于FPGA进行数字逻辑电路设计的方法。采用的软件工具是Quartus II。...原创 2021-06-25 23:00:59 · 5645 阅读 · 0 评论