fpga
文章平均质量分 61
IOTsmallstudent
嵌入式升级打怪中
展开
-
Verilog 语言在Quartus中编译出现的错误总结(二)
原因:这里会出现警告,虽然没有错误,也能正常编译,但如果不注意,很难找到错误。9600的位宽是14位,但我设置的是11位,他会按照11位的位宽给CNT赋值。原因:使用assign 进行赋值的时候,等号的左侧只能时wire型。原因:书写错误,逗号应该在数据类型的前面。原创 2023-07-31 21:27:55 · 2372 阅读 · 1 评论 -
Verilog 语言在Quartus中编译出现的错误总结(一)
Verilog 语言在Quartus中编译出现的错误总结原创 2023-07-10 23:16:04 · 2468 阅读 · 1 评论