MCDF说明文档

最新推荐文章于 2024-05-11 10:39:22 发布

Dypypp

最新推荐文章于 2024-05-11 10:39:22 发布

阅读量685

点赞数 15

分类专栏： System Verilog 文章标签：单片机 fpga开发嵌入式硬件

本文链接：https://blog.csdn.net/jackack/article/details/127380264

版权

System Verilog 专栏收录该内容

13 篇文章 44 订阅

订阅专栏

前言 : MCDF的说明文档，介绍了功能、信号、时序、寄存器等参数，方便后续实验时参考。

功能描述

该设计称之为多通道数据整形器(MCDF, multi-channel data
formatter)，它可以将上行(uplink)多个通道数据经过内部的 FIFO,最终以数据包(data packet)的形式送出。
上行数据和下行数据的接口协议不同，多通道数据整形器也有寄存器的读写接口，可以支持更多的控制功能。

在这里插入图片描述
从上图的 MDCF 结构来看主要可以分为如下几个部分：

上行数据的通道从端(Channel Slave) ，负责接收上行数据，并且存储到其 FIFO 中。
仲裁器(Arbiter) 可以选择从不同的 FIFO 中读取数据，进而将数据进一步传送至整形器 (formatter)。
整形器(Formatter)将数据按照一定的接口时序送出至下行接收端。
控制寄存器(Control Registers)有专用的寄存器读写接口，负责接收命令并且对 MCDF 的功能做出修改。

主要信号

系统信号接口

CLK(0)：时钟信号。
RSTN(0)：复位信号，低位有效。

通道从端接口

CHx_DATA(31:0)：通道数据输入。
CHx_VALID(0)：通道数据有效标志信号，高位有效。
CHx_READY(0)：通道数据接收信号，高位表示接收成功。

整形器接口

FMT_CHID(1:0)：整形数据包的通道ID号。
FMT_LENGTH(4:0)：整形数据包长度信号。
FMT_REQ(0)：整形数据包发送请求。
FMT_GRANT(0)：整形数据包被允许发送的接受标示。
FMT_DATA(31:0)：数据输出端口。
FMT_START(0)：数据包起始标示。
FMT_END(0)：数据包结束标示。

控制寄存器接口

CMD(1:0)：寄存器读写命令。
CMD_ADDR(7:0)：寄存器地址。
CMD_DATA_IN(31:0)：寄存器写入数据。
CMD_DATA_OUT(31:0)：寄存器读出数据。

接口时序

1. 通道从端接口时序

在这里插入图片描述

当valid为高时，表示要写入数据。如果该时钟周期ready为高，则表示已经将数据写入；如果该时钟周期ready为低，则需要等到ready为高的时钟周期才可以将数据写入。

2. 整形器接口时序

在这里插入图片描述

整形器发送数据是按照数据包的形式发送的，可以选择数据包的长度有4、8、16和32。整形器必须完整发送某一个通道的数据包后，才可以转而准备发送下一个数据包，在发送数据包期间，fmt_chid和fmt_length应该保持不变，直到数据包发送完毕。
在整形器准备发送数据包时，首先应该将fmt_req置为高，同时等待接收端的fmt_grant。当fmt_grant变为高时，应该在下一个周期将fmt_req置为低。fmt_start也必须在接收到fmt_grant高有效的下一个时钟被置为高，且需要维持一个时钟周期。在fmt_start被置为高有效的同一个周期，数据也开始传送，数据之间不允许有空闲周期，即应该连续发送数据，直到发送完最后一个数据时，fmt_end也应当被置为高并保持一个时钟周期。
相邻的数据包之间应该至少有一个时钟周期的空闲，即fmt_end从高位被拉低以后，至少需要经过一个时钟周期，fmt_req才可以被再次置为高。