36、模拟集成电路与混合信号片上系统布局工具综述

模拟集成电路与混合信号片上系统布局工具综述

1. 引言

数字集成电路（IC）布局通常被视为一项艰巨任务，因其规模庞大，涉及数百万个门电路、数公里的布线以及复杂的延迟和时序交互。相比之下，模拟设计和混合信号片上系统（SoC）中的模拟部分规模通常小得多，一个单元中最多约100个器件，一个完整子系统通常少于20,000个器件，但布局难度却丝毫不减。这是因为模拟电路的复杂性并非源于器件数量，而是器件之间、各种连续值性能规格之间以及与制造工艺和操作环境之间的复杂交互。

随着应用特定IC（ASIC）、应用特定标准部件（ASSP）和高容量通用IC市场集成度的不断提高，原本占据多个芯片的完整系统如今正集成到单个芯片上，如电信IC、无线设计和网络接口等。尽管这些集成系统中的大多数功能由数字电路实现，但电子系统与“真实”世界接口所需的模拟电路也因成本和性能原因集成到同一芯片上。这导致混合信号ASIC在电信、消费、计算和汽车应用等复杂系统中的市场份额激增，但同时也显著增加了设计复杂性。此外，当前许多ASIC应用市场产品生命周期缩短和上市时间受限，给模拟电路设计者，尤其是进行布局设计的人员带来了巨大压力。由于基于单元的库方法对模拟电路效果不佳，大多数模拟电路仍需手动设计和布局。

尽管面临诸多问题，但仍有一个活跃的研究群体致力于使定制模拟布局工具成为现实。本文将简要描述这些工具的历史和发展，涵盖模拟布局问题及策略、单元级布局策略、混合信号系统级布局问题、现场可编程模拟阵列等内容。

2. 模拟布局问题及策略

在对模拟布局的各种几何策略进行分类之前，必须先了解影响模拟设计的电气问题。布局对电路性能的显著影响主要体现在以下三个核心问题上：
-