geek学习笔记

一，时钟
数字IC设计：时钟信号知识点全解析 - 知乎 (zhihu.com)
需要一个高速的，有延时的多相时钟
边沿脉冲触发器

二，D触发器的复位与置位
异步复位置零
always@(posedge i_clk or negedge i_rst)begin
if(!i_rst)
o_q<=1'b0;
else
o_q<=i_data;
end

 

 

同步复位
always@(posedge i_clk)begin
if(!i_rst)
o_q<=1'b0;
else
o_q<=i_data;
end

 

1.真值表：RST=1则输出q=0
2.这里用到的是同步寄存器（SYNC），用到两个(4bit的为5个cell)cell，增加资源消耗，且复位的寄存器位宽越大消耗的资源越多
3.这里多路选择器MUX（也就是别人说的组合逻辑）的意思是rst（图中S信号）为0是输出POWER即1,rst为1则输出接地GROND（0），MUX的输出为RST
4.图一为单bit输入输出，图二为4bit输入输出

D触发器的例子。
alway@(posedge clk or negedge rst_n) //检测到时钟上升沿或者复位信号；
begin
if(!rst_n) //初学者这里注意（！rst_n）是一种很标准的写法，表示复位信号为0时复位；
data_out <= 1'b0; 
else
data_out <= data_in; 
end

 

D触发器/同步异步复位/异步复位同步释放详细解释_d触发器复位_aria啵啵啵的博客-CSDN博客

EDA_含异步复位和时钟使能的d触发器_hengiyun的博客-CSDN博客
VHDL>Notepad++

【数字电路】数字电子时钟设计_数字时钟设计_OSHWHub的博客-CSDN博客
振荡电路（脉冲发生器）+分频器