![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
电子
jiangdf
这个作者很懒,什么都没留下…
展开
-
VCC、 VDD、VEE、VSS 电压理解
VCC、 VDD、VEE、VSS 版本一:简单说来,可以这样理解:一、解释VCC:C=circuit 表示电路的意思, 即接入电路的电压;VDD:D=device 表示器件的意思, 即器件内部的工作电压;VSS:S=series 表示公共连接的意思,通常指电路公共接地端电压;VEE:负电压供电;VPP:编程/擦除电压。二、转载 2011-11-02 23:03:59 · 10318 阅读 · 0 评论 -
STM32中malloc的使用失败处理方法
最近在做项目,使用了STM32单片机,由于数据结构比较复杂,使用了链表结构,但是用使用malloc分配内存空间时,发现前面几次分配都成功,当时到后面却分配不成功。仔细研究了一下,把Startup_stm32fxx.s中的Heap_Size 大小设置大一些,可以比较有效的解决这个问题。缺省设置一般是: Heap_Size EQU 0x00000200 也就是原创 2013-08-26 17:22:18 · 9275 阅读 · 1 评论 -
有关推挽输出、开漏输出、复用开漏输出、复用推挽输出以及上拉输入、下拉输入、浮空输入、模拟输入区别
以及上拉输入、下拉输入、浮空输入、模拟输入的区别最近在看数据手册的时候,发现在Cortex-M3里,对于GPIO的配置种类有8种之多:(1)GPIO_Mode_AIN 模拟输入(2)GPIO_Mode_IN_FLOATING 浮空输入(3)GPIO_Mode_IPD 下拉输入(4)GPIO_Mode_IPU 上拉输入(5)GPIO_Mode_Out_OD 开漏输出转载 2014-04-14 10:20:52 · 930 阅读 · 0 评论 -
NIT Handler联机BIN信号问题
最近在做一个项目,需要和NIT Handler联机,其中在测试BIN信号时遇到了问题。Handler与Tester联机如果采用TTL方式,信号交互比较简单:Handler---->发送SOT----->Tester; Tester---->发送EOT和BIN信号---->Tester;其中BIN信号脉冲宽度要大于EOT脉冲宽度;在联机时,首先要搞清楚Handler的接口板是否需原创 2016-12-10 19:36:31 · 1869 阅读 · 0 评论 -
I2C 开漏输出与上拉电阻
开漏输出与上拉电阻关于总线连接的物理特性,官方文档中还有这样的介绍:SDA 和 SCL 都是双向线路都通过一个电流源或上拉电阻连接到正的电源电压。当总线空闲时,这两条线路都是高电平 连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的功能 。注意到这样一句话:「连接到总线的器件输出级必须是漏极开路或集电极开路才能执行线与的功能 」,这里就涉及到「漏极/集电极开转载 2017-05-27 10:23:09 · 18002 阅读 · 4 评论 -
对I2C总线的时钟同步和总线仲裁的深入理解
每一个IIC总线器件内部的SDA、SCL引脚电路结构都是一样的,引脚的输出驱动与输入缓冲连在一起。其中输出为漏极开路的场效应管、输入缓冲为一只高输入阻抗的同相器[1]。这种电路具有两个特点:①由于SDA、SCL为漏极开路结构,借助于外部的上拉电阻实现了信号的“线与”逻辑;②引脚在输出信号的同时还将引脚上的电平进行检测,检测是否与刚才输出一致。为 “时钟同步”和“总线仲裁”提供硬件基转载 2017-09-26 09:13:35 · 2193 阅读 · 0 评论 -
什么是开尔文测试?什么时候需要采用开尔文接法?
开尔文(Kelvin)测试就是通常所说的四线测试方式,四线开尔文测试的目的是扣除导线电阻带来的压降。一段30cm长导线的等效电阻大概是十毫欧姆到百毫欧姆,如果通过导线的电流足够大(比如是安培级的话),那么导线两端的压降就达到几十到上百mV。如想准确测量负载两端的电压就必须扣除导线电阻带来的压降。开尔文测试的等效电路如下: 其中RL等效为被测器件,通过V/I源的FORCE线为器件提供恒流,通...转载 2018-10-10 15:17:43 · 21838 阅读 · 2 评论