FPGA
文章平均质量分 65
JohnHe1994
这个作者很懒,什么都没留下…
展开
-
FPGA之流水线算法
PC 世界永恒不变的信条就是提高性能,其中一个方法就是提高系统的时钟频率。在另外一篇 blog 静态时序分析 STA 中已经总结过了,限制系统最大工作频率的因素有很多,设计者能够控制的是 DFF 之间的组合逻辑的时延 Tcomb,降低最大时延路径(关键路径,critical path)的时延 Tcomb,就可以提高系统的工作频率。如何降低呢?方法就是流水线(pipeline)。Pipeline I...翻译 2018-03-21 15:18:02 · 7080 阅读 · 1 评论 -
FPGA时序分析的几个重要参数(Tpd Tsu Thold Tco)
综合时序图:Tpd : propagation delay . I/O pin input to non-registered output delay. The time required for a signal on any I/O pin input to propagate through the combinatorial logic in a macrocell and appear...原创 2018-03-21 15:57:01 · 7696 阅读 · 3 评论 -
FPGA之流水线算法实现八位加法器
1.普通方法实现八位加法器/*******************8位加法器(非流水线)***********************/module adder_nonpipe(cout, sum, ina, inb, cin, enable);output cout;output [7:0] sum;input [7:0] ina, inb;input cin, enable;r...原创 2018-03-26 20:56:11 · 7699 阅读 · 2 评论 -
60bit计数器
module counter_60bit( clk , clear ,dl ,dh ,en ,load ,ql ,qh ,cout);input clk , clear , en , load;input [3:0] dl , dh;output [3:0] ql , qh;output cout;reg [3:0] ql;reg [3:0] qh;alway...原创 2018-04-03 16:35:32 · 701 阅读 · 0 评论