fpga
关注
分享
扫一扫
文章平均质量分 62
好像不对劲
我超勇的。
展开
-
quartus错误：Internal Error: Sub-system: QTK
Internal Error: Sub-system: QTK, File: /quartus/db/qtk/qtk_db_util.cpp, Line: 1088niter != end_niterQuartus II Version 9.1 Build 222 10/21/2009 SJ Full Version解决方法：删除工程文件夹下db和incremental_db文件夹参考：http:...转载 2018-04-16 21:16:51 · 6701 阅读 · 1 评论 -
【FPGA作业】第三章、第四章 DDS正弦信号产生实验及modelsim仿真
三 DDS正弦信号产生实验3.1 实验目标设计DDS，50MHz的时钟速率，输出波形频率10MHzDDS的输出数据格式为2补码，相位累加器32比特，ROM波表尺寸10bit和波形量化比特数10bit首先在signaltap里观察波形的正确性，然后把signaltap的数据导入到matlab，分析频域结果3.2 实验原理 注意 频率控制字K与ROM位数没有关系 ...原创 2018-07-29 04:34:52 · 6001 阅读 · 2 评论 -
【FPGA作业】第二章
二 正弦信号频谱分析实验2.1 单音正弦信号采样序列的时域绘图绘制下列信号的时域图信号采样率fs=8000Hz 信号采样序列长度N=32 配置参数 f1=1000; Amp1=1; phy1=0 f2=7000; Amp2=1; phy2=0 f3=9000; Amp3=1; phy3=02.1.1 matlab程序主程序，包括参数设置lab1.m% ...原创 2018-07-29 04:06:35 · 665 阅读 · 0 评论 -
【FPGA作业】第一章 定点计数实验
一 定点计数实验1.1 实验原理由于芯片成本和计算速度的限制，整数定点格式在实际中应用更加广泛。在计算机系统中， 最常用的是整数运算是加法和减法， 其次是乘法，最复杂的整数计算是除法。 在正整数乘加运算的过程中，加法会导致字长比最大加数的字长增加一位，而乘法结果的字长是两个乘数字长之和。 对于2补码整数来说，整数的加减法可以统一成2补码的符号取反和加法运算。 计算机系统表示小数点...原创 2018-07-29 03:37:25 · 435 阅读 · 0 评论 -
nios terminal问题
Q: nios terminal中，如果出现如while(1){printf(“helloworld”);}这样的代码，打印运行一段时间之后就停止打印了呢？而且开发板断电后再打开，也不能再打印到屏幕上。nios terminal没有打印数据的时候，实验板在工作吗 A: nios如果不开启终端，还持续打印的话，处理器缓冲器满了就会死机。你用nios print，他是会向cpu缓冲器生成字符的。如果...原创 2018-06-20 10:18:04 · 581 阅读 · 0 评论 -
`onchip_memory2' overflowed by 5184 bytes
Info: Linking prj_nios_sys.elf nios2-elf-g++ -T’../hal_bsp//linker.x’ -msys-crt0=’../hal_bsp//obj/HAL/src/crt0.o’ -msys-lib=hal_bsp -L../hal_bsp/ -msmallc -Wl,-Map=prj_nios_sys.map -Os -g -Wall ...原创 2018-05-31 22:57:40 · 1595 阅读 · 0 评论 -
nios2-terminal空白
$ nios2-terminal.exe nios2-terminal: connected to hardware target using JTAG UART on cable nios2-terminal: “DE-SoC [USB-1]”, device 2, instance 0 nios2-terminal: (Use the IDE stop button or Ctrl-C ...原创 2018-06-07 21:42:24 · 672 阅读 · 0 评论 -
make[1]: *** [public.mk] Error 1
regenerate bsp原创 2018-05-31 16:53:01 · 11778 阅读 · 0 评论 -
alt_main.c:165: undefined reference to `main'
nios软件编译中出现了一个问题 alt_main.c:165: undefined reference to `main’ 应该是./create-ths-app有错原创 2018-05-31 16:51:58 · 3964 阅读 · 1 评论 -
de1-soc培训教材记录
第一章 准备1.1 安装软件《Altera De1-SoC培训教材》中的环境quartus 13.1embedded command shell 13.1我所用的linux是de1soc_lxde_16041.1.1下载链接 **[1] 培训教材.https://pan.baidu.com/s/1uFRa-5kuf9m_q_UyVIRS4A [2] Quartus...原创 2018-05-15 20:27:14 · 9331 阅读 · 8 评论 -
【解决】sopc-create-header-files:command not found
转自：http://www.myfpga.org/discuz/forum.php?mod=viewthread&tid=193271de1-soc运行 ./generate_hps_qsys_header.sh生成hps的头文件,获取Qsys中组件属性信息，运行Altera SoC EDS command shell,通过命令cd定位到Quartus II工程文件夹根目录。输入./gen...转载 2018-05-06 15:20:08 · 1558 阅读 · 1 评论 -
【解决】make: *** [uboot-socfpga/.applypatch.add_fms_extensions_cflag] Error 1
问题描述：de1-soc生成preloader image file过程中，已生成bsp preloader source code，使用make编译preloader的elf和binary文件中出错环境：embeded command tool 13.1,cygwin 2.0问题具体tar zxf/cygdrive/d/altera/13.1/embedded/host_tools/altera...原创 2018-05-03 22:24:02 · 1322 阅读 · 2 评论 -
【解决】find_fast_cwd: WARNING: Couldn't compute FAST_CWD pointer
DE1-SOC 使用embedded command shell 13.1出现warning：find_fast_cwd: WARNING: Couldn't compute FAST_CWD pointer解决：13.1的cygwin版本为1.7，更新为2.0。我是直接从embedded command shell 16.0中直接复制了cygwin2.0文件夹到~\altera\13.1\emb...原创 2018-05-03 11:05:01 · 16261 阅读 · 5 评论 -
【FPGA作业】第五章 单音信号对载波信号进行双边带幅度调制
五 单音信号对载波信号进行双边带幅度调制5.1 实验内容合成一个双边带AM调制信号，载波频率1MHz，调制信号1KHz，采样率50MHz使用Modelsim仿真，观察波形，使用Matlab观察频谱使用Signaltap抓取电路输出波形，使用Matlab观察频谱 方案描述使用两个DDS，一个DDS为1MHz，另一个为1KHz，直接相乘ROM表由Matlab生成，10bit地址...原创 2018-07-29 05:00:43 · 3592 阅读 · 0 评论