Verilog HDL 语言

最新推荐文章于 2024-02-06 12:04:48 发布
最新推荐文章于 2024-02-06 12:04:48 发布
阅读量477 收藏
点赞数
分类专栏： 电子

RTL - 寄存器传送级

所有关键字小写，对大小写敏感。

端口声明，数据类型声明。

wire、 tri（三态节点）、  supply0、 supply1。

数字：sized / unsized。 -8‘d3 = 8bit负数， 4’d-2 = ERROR！

位算符：~ / & / | / ^ / ^~(~^)

关系算子：> / < / >= / <=

相等算子：==  /  !=  / === / !==

逻辑算子：!  /  &&  /  ||    返回(1)/(0)

连接算子：{}

复制算子：{{}} 将矢量复制指定的次数

=阻塞赋值（顺序进行）  <=非阻塞赋值（所有非阻塞操作同时进行）

if else （选择器）  case （比多个选择权效率更高，但是条件不允许有交叠）  casez  casex

Froever  / Repeat

函数与任务：函数用于组合逻辑 / 任务可以是组合或者寄存

函数总是返回赋值给函数名称的值（函数增加了代码的可读性）

和函数不同，任务不需要传递参数。

----

笔记来自《Altera语法基础》

jkstdio.h
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog HDL 语言概述
12-09
Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL 语言提供了编程语言...
Verilog HDL
Starry__的博客
10-18 3953
目录1. 基本知识1.1. 什么是Verilog HDL1.2. Verilog HDL的功能2. 语法2.1. 模块2.1.1. 端口模块实例化2.1.2. 逻辑功能assign声明always块initial块2.2. 模块的测试2.3. 常量2.3.1. 数字常量2.3.2. 参数常量 parameter 与 localparam2.4. 变量2.4.1. wire型2.4.2. reg型2.4.3. integer型2.5. 运算符2.5.1. 算术运算符（+，-，*，/，%，**）2.5.2. 位
Verilog HDL语言总结（全）
居安士的博客
06-10 9521
包含Verilog HDL语法的全面总结！ 2 、数据类型 （1）寄存器型 （2）线型 （3）符号常量 （4）寄存器数组 3 、 运算符 （1）算术运算符 （2）逻辑运算符 （3）按位运算符 （4）关系运算符 （5）等式运算符 （6）移位运算符 （7）条件运算符 （8）拼位运算符 4 、语句 （1）赋值语句 （2）结构说明语句（always+initial） （3）if语句 （4）case语句 （5）循环语句（repeat+forever+while+for）...
硬件描述语言（HDL）
qq_37387849的博客
06-27 2万+
硬件描述语言（HDL）1 HDL基本介绍2 VHDL语言库和实体数据对象和数据类型：操作符：结构体之进程：VHDL语法 :VHDL语法规则及注意事项：3 Verilog语言基本：模块和端口：数据流建模：行为级建模基于事件的时序控制主要语句注意事项：4 综合和仿真基本：有限状态机testbench与其他软件的混合开发注意事项：5 时序分析和时序控制FPGA中的时序问题同步时序控制的基本策略跨时钟域（CDC）逻辑设计跨时钟域多路信号处理注意事项：6 模块化设计和片上总线层次化设计方法片上总线（ On Chip
Verilog HDL学习——Verilog的基本知识
qq_43460068的博客
12-14 1662
1.1 硬件描述语言HDL 主要涉及的学习内容主要有： （1）Verilog的基本语法 （2）简单的可综合Verilog模块与逻辑电路的对应关系 （3）简单的Verilog测试模块和它的意义 第二部分主要是： （1）如何编写复杂的多层次的可综合风格的Verilog HDL模块 （2）如何用可综合的Verilog模块构成一个可靠的复杂的IP软核和固核模块 （3）如何借助于Verilog语言，并利用已有的虚拟行为模块对所设计的系统模块（由可综合的自主和商业IP模块组成）进行全面的可靠的测试和验证（
verilog HDL语言计数器设计
04-29
本PPT描述了verilog HDL语言中计数器的设计方法：包括基本同步计数器、带复位端口的计数器和带置数端口的计数器
Verilog HDL语言学习
07-25
适合新手学习的verilog HDL资料，内容很全，讲的也很详细的
verilog HDL 语言 ，倒数计算模块
09-04
verilog HDL倒数计算模块，输入8bit，输出32bit
EDA课程设计-用VerilogHDL语言编写-红绿灯控制程序.pdf
06-20
本篇文章主要介绍了一个基于EDA课程设计的红绿灯控制程序，该程序使用Verilog HDL语言编写。Verilog HDL是一种广泛应用于硬件描述语言，它允许工程师以接近自然语言的方式描述数字系统的逻辑和行为。 设计任务是...
【Verilog HDL 入门教程】 —— 学长带你学Verilog（基础篇）
最新发布
CHUXUEZHE5872的博客
02-06 1万+
Verilog HDL（Hardware Description Language）是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。现实生活中多用于专用集成电路（Application Specific Integrated Circuit，ASIC）和现场可编程门阵列（Field Programmabl Gate Array，FPGA）的实现。该篇主要讲述Verilog HDL 常用数据类型、运算符等基础部分，未涉及至实际应用，后期将逐一讲解。
Verilog HDL 语言基础
dunji_stars的博客
04-28 1418
学生自用复习资料 2023.5月修改前1、2次。 2023.6.17第三次修改。 前言 Verilog HDL语言最初是在1983年，由Gateway Design Automation公司为其模拟器产品开发的硬件建模语言。由于该公司的模拟、仿真器软件应用比较广泛，因此Verilog HDL因为其实用性为越来越多的设计者所青睐。 1990年，在一次努力增加语言普及性的活动中，Verilog HDL语言于被推向公众领域。 Open Verilog Inter
Verilog HDL语言入门（一）
newzhpfree的博客
03-17 1241
Verilog HDL语言入门
小白如何快速入门Verilog HDL ？一文为你讲解清楚
coachip的博客
01-31 1586
在学习的过程中，无论学什么都不可能一蹴而就。都是从一个初步认识到慢慢了解再到精通掌握的过程，学习Verilog HDL语法也是一样的道理，首先你要清楚什么是Verilog HDL，然后结合实践再遵从理论，这样后面的学习才能理解的更透彻。
【VerilogHDL】模块
我不写博客谁写博客之自我提升
11-10 2674
【VerilogHDL】模块模块基本语法2选1多路选择器实例模块描述方式行为级或算法级的描述方式（行为级建模）4bit 的二进制行波计数器（带进位）数据流描述方式（数据流级建模）门级描述方式（门级建模）开关级描述方式（开关级建模） 模块基本语法 Module&amp;amp;lt;模块名&amp;amp;gt;(&amp;amp;lt;端口列表&amp;amp;gt;) 端口说明 参数定义 数据类型定义 连续赋值语句（assign） 过程块（init.
Verilog HDL 快速入门
热门推荐
Alexanderrr的博客
06-08 3万+
Verilog HDL 快速入门Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），它是以文本形式来描述数字系统硬件的结构和行为的语言。 世界上最流行的两种硬件描述语言是Verilog HDL和VHDL。注意，VerilogHDL是一种描述语言，它和常见的编程语言C有根本的不同。C语言，让计算机的CPU从上往下按顺序执行每一条指令，执行完
弄清HDL与verilog的区别，以及Verilog HDL、VHDL、SpinalHDL、system verilog的介绍
SteveRocket's-Blog
06-10 3417
首先，Verilog HDL、VHDL、SpinalHDL、System Verilog都是硬件描述语言（HDL），用于描述数字电路的行为和结构。 FPGA专栏：https://blog.csdn.net/zhouruifu2015/category_5690253 hdl与verilog的区别在于verilog拥有广泛的设计群体，成熟的资源也比 vhdl 丰富。目前版本的 Verilog HDL 和 vhdl 在行为级抽象建模的覆盖面范围方面有所不同。一般认为 Verilog 在系统级抽象方面要比 v
Verilog HDL入门
qq_37041791的博客
02-21 1163
Verilog HDL是一种硬件描述语言（HDL：Hardware Description Language），它是以文本形式来描述数字系统硬件的结构和行为的语言。世界上最流行的两种硬件描述语言是Verilog HDL和VHDL。 Verilog HDL是一种描述语言，和常见的编程语言C有根本的不同。C语言让计算机的CPU从上往下按顺序执行每一条指令，执行完程序就结束了。而Verilog HDL主要是描述一个数字模块的结构，或者行为。有点像商业合同，合同里面也会描述产品的结构，产品的功能等等。合同的每一个
Verilog HDL学习笔记
驽马同学的博客
04-26 789
硬件描述语言HDL（Hardware Description Language）是一种形式化方法老描述数字电路和数字逻辑系统的语言。数字逻辑电路设计者可以利用这种语言来描述自己设计思想。然后用EDA工具进行仿真，在自动综合到门级电路，最后用SIC/FPGA来实现其功能。
veriloghdl语言
09-22
Verilog HDL是一种用于数字逻辑电路设计的语言，它类似于C语言的语法风格。Verilog HDL的语法与C语言有很多相似之处，但也有一些不同之处。学习Verilog HDL语法时，我们需要注意这些不同之处，并重点理解一些特殊语句的用法。如果你已经掌握了C语言的基础，学习Verilog HDL并不困难。只需加强上机练习，理解Verilog HDL语句的特殊方面，就能很好地掌握它，并利用它的强大功能来设计复杂的数字逻辑电路。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值