Makefile小结

make能够使整个软件工程的编译、链接只需要一个命令就可以完成，其中makefile文件是make命令的默认文件，它相当于一系列gcc编译命令的集合。

makefile文件描述了整个工程的编译连接规则：工程中的哪些源文件需要编译以及如何编译；需要创建哪些库文件以及如何创建这些库文件；如何产生我们想要得到的可执行文件。

1.规则：用于说明如何生成一个或多个目标文件

targets:prerequisites
	command
目标：依赖
	命令

（*命令必须以TAB开头）
makefile中只应该有一个最终目标，这个目标可能连带出很多依赖目标，但是第一条规则中的目标被定义为最终目标。

hello:main.o func1.o
	gcc main.o func1.o -o hello
main.o:main.c
	gcc -c main.c
func1.o:func1.c
	gcc -c func1.c
.PHONY:clean
clean:
	rm -f hello main.o fun1.o

2.伪目标：只有执行没有依赖，例如：

.PHONY:clean
clean:
	rm -f hello main.o fun1.o

3.变量

obj=main.o func1.o func2.o
hello:$(obj)
	gcc $(obj) -o hello

修改obj便可以修改依赖。

4.默认变量

$^：代表所有依赖文件

$@：代表目标

$<：代表第一个依赖文件

hello:main.o func1.o
	gcc main.o func1.o -o hello
=>>
hello:main.o func1.o
	gcc $^ -o $@

5.@取消回显

使得命令行中不显示编译消息，仍显示错误