FPGA
文章平均质量分 67
kjackking
这个作者很懒,什么都没留下…
展开
-
verilog存储器读写操作
1.文件打开和关闭: 首先定义integer指针,然后调用$fopen(file_name,mode)任务,不需要文件时,调用$fopen(file_name) 常用mode包括: “w"打开文件并从文件头开始写,如果不存在就创建文件。 “w+"打开文件并从文件头开始读写,如果不存在就创建文件 "a"打开文件并从文件末尾开始写,如果不存在就创建文件 “a+"打开文件并从文件末尾开始读写转载 2012-11-26 11:39:49 · 1802 阅读 · 0 评论 -
四种常用FPGA/CPLD设计思想与技巧
本文讨论的四种常用FPGA/CPLD设计思想与技巧:乒乓操作、串并转换、流水线操作、数据接口同步化,都是FPGA/CPLD逻辑设计的内在规律的体现,合理地采用这些设计思想能在FPGA/CPLD设计工作种取得事半功倍的效果。 FPGA/CPLD的设计思想与技巧是一个非常大的话题,由于篇幅所限,本文仅介绍一些常用的设计思想与技巧,包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法。转载 2012-11-22 16:55:48 · 438 阅读 · 0 评论