![](https://img-blog.csdnimg.cn/20201014180756923.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
工作记录
文章平均质量分 50
kkg89
这个作者很懒,什么都没留下…
展开
-
CRC(循环冗余校验)离线计算
1、前言参考CRC在线计算方式。CRC(循环冗余校验)在线计算_ip33.com开发matlab 版本的CRC离线计算,针对有些离线电脑可以很方便使用。代码开源,方便自定义使用。2、开发工具matlab 2017b3、软件介绍软件界面基于guide,参考CRC(循环冗余校验)在线计算_ip33.com界面设计。 数据输入支持两种模式: 0 --> 读取*.txt文件; ...原创 2021-12-22 21:39:04 · 7825 阅读 · 2 评论 -
Vivado将模块封装的两种方法(EDF/EDIF文件和IP核)
写在前面参考文章:https://www.cnblogs.com/kingstacker/p/11508111.html软件版本:Vivado2017.4封装生成.edf,.edif文件1建立工程设置顶层模块将需要封装的模块设置为顶层模块。(shift_bus模块)2、综合待封装模块在设置选项的综合设置中选中打平整个设计,防止别人看到模块层次。设置-mode...原创 2020-03-29 08:06:29 · 18452 阅读 · 5 评论 -
vivado2018.2与Questasim10.6c联合仿真
划重点参考文章:https://mp.csdn.net/console/editor/html?not_checkout=1划重点:本文参考了上面这位同学的blog,尝试之后发现还是没有联合起来,最后通过各种尝试,终于解决。其中最主要的原因是:我将VIVADO编译库的存储位置随便定义了一个地方。导致联合仿真时有一些基本库文件没有关联起来。VIVADO与QUESTASIM软件版本对...原创 2020-03-29 07:48:53 · 6785 阅读 · 4 评论 -
BeyondCompare3密钥过期怎么办?不用再找新的密钥,一招帮你搞定!
https://blog.csdn.net/IAlexanderI/article/details/80692409转载 2019-11-17 11:09:57 · 485 阅读 · 0 评论 -
ADS42LB69使用记录
ADS42LB69数据格式配置为“DDR LVDS Interface Timing”。只需配置 Register 15 为“0X01h”。注意FPGA通过IDDR输入后,正确取出16BIT数据。这里重点记录一个寄存器错误。经实测验证 Register 8 的 DATA FORMAT 选择,手册中Register 8 的D4说明“0”是Twos complement,“1”是Off...原创 2018-10-23 00:22:29 · 2968 阅读 · 11 评论 -
matlab读取二进制文件
文件格式如下:需将此文件用matlab处理。代码如下:filename=2018.dat'; %%待处理文件路径offset0=0;%%读取数据的初始偏移fid = fopen(filename,'r');fseek(fid, floor(offset0), 'bof');SIG_RFDATA = fread(fid,inf,'bit1');最终读进去的格式是:SI...原创 2018-11-06 22:06:35 · 14261 阅读 · 3 评论 -
ise 14.7 XST.exe停止工作
最近在ISE 14.7 上使用srio时, ise在XST时会莫名提示 xst.exe 停止工作。如下图:在有些电脑上,点击“调试程序”,弹出如下界面,选择“NO”,可以继续下去。但是在我的笔记本上,XST直接停止工作,没有任何提示!!!这个问题是在我使用了srio的核之后才出现。去掉srio所有代码,工程回复正常。关于ISE14.7 使用srio_gen2_v1_7问...原创 2018-11-09 23:13:07 · 2604 阅读 · 2 评论 -
搭建适合自己的DDR3仿真平台
之前调试DDR都是下载板子直接观测ChipScope验证。最近需要搭建自己的DDR仿真平台。尝试在IP核里的sim文件为基础,修改添加适合自己的仿真平台。具体过程如下。按照硬件对应的片子生成DDR3 IP,去掉IPcore,添加生成的RTL代码以下主要利用IP核生成的仿真文件搭建适合自己的仿真平台。添加文件到工程DDR3生成的仿真文件夹在“...\ipcor...原创 2019-08-20 21:59:06 · 3389 阅读 · 2 评论