SPI Slave verilog

SPI从机Verilog实现

#＞木易

已于 2025-09-08 10:57:20 修改

阅读量45

点赞数

CC 4.0 BY-SA版权

分类专栏： Infrared 文章标签： fpga开发

于 2025-09-08 10:48:33 首次发布

By - A29850706

本文链接：https://blog.csdn.net/kongqiweiliang1/article/details/151315498

Infrared 专栏收录该内容

16 篇文章 ¥399.90 ¥499.90

订阅专栏

超级会员免费看

/**********************************************************************************************************************
 *FileName          : SPISlave.sv  
 *Version           : D20230616R1321V01 
 *Description       : SPISlave
 *History           :
 *      Date          Author    Modification
 *  1.  2024.06.16    YANG.LONG       
 **********************************************************************************************************************/
 
`timescale 1ns/1ns

/*
SPI的四种模式由CPOL和CPHA决定
	CPOL=0:表示空闲状态时，时钟处于低电平状态；
	CPOL=1:表示空闲状态时，时钟处于高电平状态；
	CPHA=0:表示数据在时钟由低电平向高电平跳变时有效，即数据在时钟上升沿被采样；