LMH1297 SDI 芯片引脚分析

今天学习 LMH1297 12G UHD-SDI 芯片

• 芯片引脚图
• 封装信息
• 引脚分析

芯片引脚图

封装信息

5mm × 5mm 32 引脚 QFN (Quad Flat No-leads Package，方形扁平无引脚封装)

引脚分析

高速差分IO引脚

• SDI_IO+
  SDI端口，支持单端互补输入输出。集成了75-欧姆的终端电阻，这一特性有助于防止信号反射和保证信号完整性，通过匹配传输线阻抗，在不需外部终端电阻的情况下也能高速数据传输，适用于SMPTE标准的高速信号传输。通过一个4.7μF的交流耦合电容器连接到BNC接头，此电容允许交流信号通过同时阻止直流成分，这对于SDI系统中信号的正确传输是必要的。

• SDI_IO-
  SDI端口，支持单端互补输入输出。需要通过一个4.7μF的交流耦合电容，并应通过一个外置的75Ω电阻接地终止。这种配置是为了阻抗匹配，增强了信号完整性，这种终止方式也称为戴维宁终止，它有助于降低信号的回波损耗，提高系统的稳定性和可靠性。

• SDI_OUT-
  SDI端口，支持单端互补输出。接法同(2)。

• SDI_OUT+
  SDI端口，支持单端互补输出。接法同(1)。

• IN0-
  主机视频处理器的差分输入。外接4.7μF交流耦合电容。

• IN0+
  主机视频处理器的差分输入。外接4.7μF交流耦合电容。

• OUT0-
  主机视频处理器的差分输出。外接4.7μF交流耦合电容。

• OUT0+
  主机视频处理器的差分输出。外接4.7μF交流耦合电容。

控制引脚

• OUT0_SEL
  用于启用 OUT0 端口的 100-Ω 主机侧输出驱动器。默认内部拉高状态。

• EQ/CD_SEL
  选择自适应均衡器（EQ 模式）和电缆驱动器（CD 模式）两种不同的信号处理和传输策略。

• HOST_EQ0
  用于选择 OUT0 差分输出对的驱动输出幅度和去加重（de-emphasis）级别（在 EQ 模式下），以及 IN0 差分输入对的均衡器设置（在 CD 模式下）。

• MODE_SEL
  用于启用SPI（Serial Peripheral Interface）或SMBus（System Management Bus）这两种串行控制接口之一。

• SDI_OUT_SEL
  用于启用或禁用芯片中的75欧姆SDI（Serial Digital Interface）输出驱动器。75欧姆是SDI标准规定的特性阻抗值，确保信号在线缆上传输时的阻抗匹配，从而减少反射和信号损失。当SDI_OUT_SEL信号被激活（通常为高电平或低电平，具体取决于芯片的设计），75欧姆的SDI输出驱动器会被启用。这意味着芯片将能够通过其SDI_OUT+和SDI_OUT-差分信号对输出SDI信号。如果SDI_OUT_SEL信号未被激活，那么SDI输出驱动器将处于高阻态或关闭状态，此时不会有任何信号从SDI_OUT±输出。

• OUT_CTRL
  控制信号，用于选择路由到输出端的信号路径。动态地控制是否启用或绕过信号重定时器（reclocker）和电缆均衡器（cable equalizer）。例如，在信号传输质量良好，无需额外处理的情况下，可以通过OUT_CTRL绕过这两个组件，简化信号路径，减少延迟和功耗。而在信号质量不佳，需要额外处理时，OUT_CTRL则可以激活相应的组件，进行信号优化。

• SDI_VOD
  控制信号，用于调节通过 SDI_IO± 和 SDI_OUT± 输出的电缆驱动器的输出幅度。例如，较短的电缆可能需要较低的输出幅度，以避免过驱（over-driving），而较长的电缆则可能需要较高的输出幅度来克服传输损耗。

• LOCK_N
  当信号重定时器成功锁定到输入信号时，LOCK_N 信号会被拉低（active low），这通常意味着重定时器正在正常工作，输入信号的时钟和数据已经被正确恢复和再定时。反之，如果LOCK_N 信号保持高电平，可能表示重定时器未能锁定到输入信号，或者输入信号的质量不足以维持锁定状态。

• ENABLE
  当ENABLE信号为逻辑高电平时，它指示芯片进入正常工作模式，此时芯片的所有功能和电路都将处于活动状态。相反，当ENABLE信号为逻辑低电平时，它会将LMH1297置于所谓的“Power-Down”模式，即电源下降模式，芯片将进入一种低功耗状态，大部分内部电路将停止工作，以减少静态功耗。

SPI 串行控制接口, MODE_SEL = F (FLOAT)

• SS_N
  SS_N（Slave Select Negative，也常被称为 Chip Select Negative）是SPI（Serial Peripheral Interface）通信协议中的一个重要控制信号，用于选择和激活特定的SPI从设备（slave device）。在LMH1297这款芯片中，当SS_N信号被拉低至逻辑低电平（logic Low），它会启用SPI接口对该芯片的访问，允许主设备（master device）与LMH1297进行数据交换和配置。

• MOSI
  当SPI总线被启用时，MOSI是数据输入引脚，主设备通过这条线向LMH1297发送配置指令和数据。在SPI通信中，推荐使用外部上拉电阻连接MOSI线到逻辑电源电压（例如2.5V）。上拉电阻的作用是确保在没有数据传输时，MOSI线保持在高电平状态（逻辑1），从而避免不确定的信号状态。当主设备发送数据时，它会将MOSI线拉低或保持不变，以表示数据位的逻辑0或1。

• MISO
  当SPI总线被启用时，LMH1297通过这条线向主设备返回数据或状态信息。当主设备发送读取命令到LMH1297并通过MOSI线指定要读取的寄存器地址时，LMH1297会通过MISO线返回相应寄存器的内容。此外，MISO线也可以用于返回芯片的内部状态信息，如锁相环（PLL）状态、温度传感器读数等，这取决于芯片的具体功能和配置。

• SCK
  SCK信号线上的时钟脉冲用于同步MOSI（Master Out Slave In）和MISO（Master In Slave Out）信号线上的数据传输。每当SCK信号的边沿（通常是上升沿或下降沿，具体取决于SPI模式的配置）到来时，从设备（Slave）会采样MOSI线上的数据，并在MISO线上输出数据。SCK信号的频率决定了SPI通信的速率，即每秒钟可以传输多少比特的数据。在SPI通信中，虽然SCK信号由主设备生成，但在某些情况下，如主设备暂时不发送数据或SCK信号线处于高阻态时，使用外部上拉电阻可以确保SCK信号线保持在高电平状态，避免信号线浮空导致的不确定状态。

SMBUS 串行控制接口, MODE_SEL = L (1 KΩ TO VSS)

• ADDR0 、ADDR1
  ADDR[1:0]是四级带状线，这意味着它们可以设置为四种可能的组合，通常以二进制值表示（00、01、10、11）。每种组合对应于16个支持的SMBus地址之一。这允许主机从16个可能的地址中选择设备在SMBus上的地址。

• SDA
  SDA 是 SMBus 在启用时与 LMH1297 目标设备之间的双向数据线。SDA 是一个开漏 I/O，需要一个外部上拉电阻连接到 SMBus 终止电压。SDA 能够承受 3.3V 的电压。

• SCL
  SCL 是 SMBus 在启用时对 LMH1297 目标设备的输入时钟信号。它由 SMBus 控制器中的低电压互补金属氧化物半导体（LVCMOS）开漏驱动器驱动。SCL 同样需要一个外部上拉电阻连接到 SMBus 的终止电压。SCL 也具有 3.3V 的耐压能力。

电源

• VSS
  直接接地

• VIN
  外接 2.5-V ± 5% 的电源供应。

• VDD_CDR
  VDD_CDR 为重新定时器（reclocker）电路供电，连接到与 VIN 相同的 2.5V ± 5% 电源供应。

• VDD_LDO
  VDD_LDO 是内部1.8V低 dropout (LDO) 稳压器的输出。为了确保VDD_LDO的稳定性和滤除高频噪声，需要在VDD_LDO与VSS（通常指接地端）之间连接一个外部1μF和0.1μF的旁路电容器。这些电容器有助于保持电源电压的稳定性，减少由于电流瞬变引起的电压波动，从而提高系统的整体性能和可靠性。

• EP
  直接接地。EP 通常是指 IC 封装底部的一个大面积金属焊盘，它直接与芯片的背面相连。这个设计的主要目的是为了增强散热性能和电气性能。

参考资料

• LMH1297 Datasheet @TI
• 电源处的大小电容并联的接法：高频滤波电路（电源那里的一大一小两个电容）