- 博客(1)
- 收藏
- 关注
RSS订阅原创 Linux下Vivado tcl模式编译FPGA工程
1.新建compile.tcl文件，假如FPGA顶层模块名为zynq_top_ps，其内容为：synth_design -top zynq_top_psopt_designplace_designroute_designset_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]write_debug_probes -force zynq_top_ps.ltxwrite_bitstream -force -bin_fil
2021-02-22 10:50:02
1388
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人