- 博客(2)
- 资源 (2)
- 收藏
- 关注
RSS订阅转载 关于阻塞赋值和非阻塞赋值的浅析
原文地址：关于阻塞赋值和非阻塞赋值的浅析作者：SUN_403阻塞和非阻塞语句作为verilogHDL语言的最大难点之一，一直困扰着FPGA设计者，即使是一个颇富经验的设计工程师，也很容易在这个点上犯下一些不必要的错误。阻塞和非阻塞可以说是血脉相连，但是又有着本质的差别。理解不清或运用不当，都往往会导致设计工程达不到预期的效果，而其中的错误又很隐晦。下面我给大家谈谈阻塞和非阻塞语句的本质区别和在F
2018-01-22 17:16:55
690
转载 FPGA中wire与reg类型的区别
wire表示直通，即只要输入有变化，输出马上无条件地反映；reg表示一定要有触发，输出才会反映输入。 不指定就默认为1位wire类型。专门指定出wire类型，可能是多位或为使程序易读。wire只能被assign连续赋值，reg只能在initial和always中赋值。wire使用在连续赋值语句中，而reg使用在过程赋值语句中。 在连续赋值语句中，表达式右侧的计算结
2018-01-17 15:29:18
1206
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人