- 博客(3)
- 收藏
- 关注
RSS订阅原创 FPGA-伪逆矩阵-LU分解-三角矩阵求逆
VITIS_HLS代码共两套，分别为定点实现和浮点实现。定点数实现整体耗时低于2ms。vivado impl报告。定点实现顶层代码如下。浮点实现顶层代码如下。
2024-06-30 21:24:28
288
原创 Xilinx FPGA 重加载 + 动态刷新
本文以Xilinx的v5以及v7系列FPGA为例讲解重加载和动态刷新功能。同时简单描述复旦微FPGA刷新。
2021-07-06 21:42:44
13043
30
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人