FPGA-伪逆矩阵-LU分解-三角矩阵求逆

已于 2024-07-04 08:43:46 修改
阅读量405 收藏 3
点赞数 8
文章标签： 矩阵 线性代数 fpga 嵌入式硬件
于 2024-06-30 21:24:28 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/leezhiya/article/details/140085934
版权

需求

  1. 对矩阵A[V][61]求伪逆矩阵A+[61][V]。该矩阵A为满秩。
  2. 矩阵行数为V，每次上电行数V可配，61＜V ≤ 800。
  3. 求出伪逆矩阵A+后，A+与矩阵A的第一列相乘，得到61*1的结果矩阵。
  4. 计算时间小于3ms。

实现方式

  1. 通过vitis_hls实现，最终生成vivado ip核，运行在V7-690T FPGA上。
  2. 由于矩阵A为满秩，因此采用左逆矩阵方式。
    1. 首先对A[V][61]求AT*A，得到ATA[61][61]；
    2. 对ATA[61][61]求逆部分采用LU分解+三角矩阵求逆方式，
    3. 对ATA[61][61]进行LU分解得到矩阵L和U；
    4. 通过下三角矩阵求逆，对L求逆得到inv_L
    5. 通过上三角矩阵求逆，对U求逆得到inv_U
    6. ATA的逆 inv_ATA= invU * inv_L。
    7. A的逆 inv_A = inv_ATA * AT。

实现结果

代码

VITIS_HLS代码共两套，分别为定点实现和浮点实现。

定点实现顶层代码如下

#include "kernel.h"

void pinv_Kernel(hls::stream<ap_uint<8>> &din,  // input data
                 hls::stream<ap_uint<10>> &row, // input row parameter, only ones
                 hls::stream<ap_fixed<32, 16>> &dout)
{

#pragma HLS INTERFACE axis port = din
#pragma HLS INTERFACE axis port = row
#pragma HLS INTERFACE axis port = dout
#pragma HLS INTERFACE ap_ctrl_none port = return

    ap_uint<6> col_index;
    ap_uint<10> rows;

    ap_uint<8> A[V][N];
    ap_fixed<35, 27> ATA[N][N];
    ap_uint<8> AT[N][V];
    ap_uint<8> A_1[V];
    ap_fixed<35, 27> L[N][N];
    ap_fixed<35, 27> U[N][N];
    ap_fixed<35, 27> invL[N][N];
    ap_fixed<35, 27> invU[N][N];
    ap_fixed<32, 16> invATA[N][N];
    ap_fixed<32, 16> invA[N][V];
    ap_fixed<32, 16> invAA1[N];

#pragma HLS ARRAY_PARTITION dim = 2 factor = 61 type = block variable = A 
#pragma HLS ARRAY_PARTITION dim = 1 factor = 61 type = block variable = ATA
#pragma HLS ARRAY_PARTITION dim = 1 factor = 61 type = block variable = L
#pragma HLS ARRAY_PARTITION dim = 2 factor = 61 type = block variable = U
#pragma HLS ARRAY_PARTITION dim = 2 factor = 61 type = block variable = invL
#pragma HLS ARRAY_PARTITION dim = 1 factor = 61 type = block variable = invU
#pragma HLS ARRAY_PARTITION dim = 1 factor = 61 type = block variable = invATA
#pragma HLS ARRAY_PARTITION dim = 1 factor = 61 type = block variable = invA
#pragma HLS BIND_STORAGE type = ram_s2p latency = 1 variable = A
#pragma HLS BIND_STORAGE type = ram_s2p latency = 1 variable = AT
#pragma HLS BIND_STORAGE type = ram_t2p latency = 1 variable = ATA
#pragma HLS BIND_STORAGE type = ram_t2p latency = 1 variable = invL
#pragma HLS BIND_STORAGE type = ram_t2p latency = 1 variable = invU
#pragma HLS BIND_STORAGE type = ram_t2p latency = 1 variable = invATA
#pragma HLS BIND_STORAGE type = ram_t2p latency = 1 variable = invA
#pragma HLS BIND_STORAGE type = ram_s2p latency = 1 variable = A_1
#pragma HLS BIND_STORAGE type = ram_s2p latency = 1 variable = invAA1

    axis2mem(din, row, A, AT, A_1, rows, col_index);
    matrix_ATA(A, ATA, rows, col_index);
    lu(ATA, L, U);
    invTriLow(L, invL);
    invTriHig(U, invU);
    matrix_invATA(invU, invL, invATA);
    matrix_invA(invATA, AT, col_index, invA);
    matrix_invAA1(invA, A_1, rows, invAA1);
    mem2axis(invAA1, dout);
}

浮点实现顶层代码如下

#include "kernel.h"

void pinv_Kernel(hls::stream<ap_uint<8>> &din,  // input data
                 hls::stream<ap_uint<10>> &row, // input row parameter, only ones
                 hls::stream<ap_fixed<32, 16>> &dout)
{

#pragma HLS INTERFACE axis port = din
#pragma HLS INTERFACE axis port = row
#pragma HLS INTERFACE axis port = dout
#pragma HLS INTERFACE ap_ctrl_none port = return

    ap_uint<6> col_index;
    ap_uint<10> rows;

    ap_uint<8> A[V][N];
    float ATA[N][N];
    ap_uint<8> AT[N][V];
    ap_uint<8> A_1[V];
    float L[N][N];
    float U[N][N];
    float invL[N][N];
    float invU[N][N];
    float invATA[N][N];
    float invA[N][V];
    float invAA1[N];

#pragma HLS ARRAY_PARTITION dim = 2 factor = 61 type = block variable = A 
#pragma HLS ARRAY_PARTITION dim = 1 factor = 61 type = block variable = ATA
#pragma HLS ARRAY_PARTITION dim = 1 factor = 61 type = block variable = L
#pragma HLS ARRAY_PARTITION dim = 2 factor = 61 type = block variable = U
#pragma HLS ARRAY_PARTITION dim = 2 factor = 61 type = block variable = invL
#pragma HLS ARRAY_PARTITION dim = 1 factor = 61 type = block variable = invU
#pragma HLS ARRAY_PARTITION dim = 1 factor = 61 type = block variable = invATA
#pragma HLS ARRAY_PARTITION dim = 1 factor = 61 type = block variable = invA
#pragma HLS BIND_STORAGE type = ram_s2p latency = 1 variable = A
#pragma HLS BIND_STORAGE type = ram_s2p latency = 1 variable = AT
#pragma HLS BIND_STORAGE type = ram_t2p latency = 1 variable = ATA
#pragma HLS BIND_STORAGE type = ram_t2p latency = 1 variable = invL
#pragma HLS BIND_STORAGE type = ram_t2p latency = 1 variable = invU
#pragma HLS BIND_STORAGE type = ram_t2p latency = 1 variable = invATA
#pragma HLS BIND_STORAGE type = ram_t2p latency = 1 variable = invA
#pragma HLS BIND_STORAGE type = ram_s2p latency = 1 variable = A_1
#pragma HLS BIND_STORAGE type = ram_s2p latency = 1 variable = invAA1

    axis2mem(din, row, A, AT, A_1, rows, col_index);
    matrix_ATA(A, ATA, rows, col_index);
    lu(ATA, L, U);
    invTriLow(L, invL);
    invTriHig(U, invU);
    matrix_invATA(invU, invL, invATA);
    matrix_invA(invATA, AT, col_index, invA);
    matrix_invAA1(invA, A_1, rows, invAA1);
    mem2axis(invAA1, dout);
}

耗时情况

定点数实现整体耗时低于2ms。

其中LU分解消耗0.26ms；

资源使用情况

LUT使用44%

DSP使用42%

BRAM使用22%

vivado impl报告

导出IP到vivado

ip的例化端口如下

pinv_Kernel_0 your_instance_name (
  .ap_clk(ap_clk),            // input wire ap_clk
  .ap_rst_n(ap_rst_n),        // input wire ap_rst_n
  .din_TVALID(din_TVALID),    // input wire din_TVALID
  .din_TREADY(din_TREADY),    // output wire din_TREADY
  .din_TDATA(din_TDATA),      // input wire [7 : 0] din_TDATA
  .row_TVALID(row_TVALID),    // input wire row_TVALID
  .row_TREADY(row_TREADY),    // output wire row_TREADY
  .row_TDATA(row_TDATA),      // input wire [15 : 0] row_TDATA
  .dout_TVALID(dout_TVALID),  // output wire dout_TVALID
  .dout_TREADY(dout_TREADY),  // input wire dout_TREADY
  .dout_TDATA(dout_TDATA)     // output wire [31 : 0] dout_TDATA
);

源码

源码将在后续推出，考虑篇幅太大，只推出核心的三部分：

1. 矩阵并行计算

2. LU分解

3. 三角矩阵求逆

李不优秀
关注
  • 8
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
基于FPGA的7x7矩阵求逆verilog开发
FPGA/MATLAB学习教程/源码/项目合作开发
12-26 3175
up目录一、理论基础二、核心程序三、测试结果 矩阵求逆，即求矩阵的逆矩阵。矩阵是线性代数的主要内容，很多实际问题用矩阵的思想去解既简单又快捷。逆矩阵又是矩阵理论的很重要的内容，逆矩阵的求法自然也就成为线性代数研究的主要内容之一。设A是数域上的一个n阶方阵，若在相同数域上存在另一个n阶矩B，使得： AB=BA=E。 则我们称B是A的逆矩阵，而A则被称为可逆矩阵。其中，E为单位矩阵。典型的矩阵求逆方法有：利用定义求逆矩阵、初等变换法、伴随阵法、恒等变形法等。 逆矩阵的求法有多种,其中重要
基于FPGA的矩阵逆inv计算
热门推荐
FPGA/MATLAB学习教程/源码/项目合作开发
10-29 1万+
这里，M的具体表达式为： M=x00*x11*x22*x33-x00*x11*x23*x32-x00*x12*x21*x33+x00*x12*x23*x31+x00*x13*x21*x32 -x00*x13*x22*x31-x01*x10*x22*x33+x01*x10*x23*x32+x01*x12*x20*x33-x01*x12*x23*x30 -x01*x13*x20*x32+x01*x13*x22*x30+x02*x10*x21*x33-x02*x10*x23*x31-x02*x11*x2..
7*7矩阵求逆的verilog实现
02-26
7*7矩阵求逆的verilog实现 Inverse_of_Matrix(o00, o01, o02, o03, o04, o05, o06, o07, o08, o09, o10, o11, o12, o13, o14, o15, o16, o17, o18, o19, o20, o21, o22, o23, o24, o25, o26, o27, o28, o29, o30, o31, o32, o33, o34, o35, o36, o37, o38, o39, o40, o41, o42, o43, o44, o45, o46, o47, o48, o49, clk);
基于Spark的巨型矩阵分布式LU计算求逆【第一篇】
NEU_LightBulb的博客
01-27 1850
概述 本文将介绍如何利用Spark解决巨型矩阵分布式的LU法求逆的问题。本篇则将对LU求逆的前半部分——分布式LU分解做介绍。 【后半部分再我的队友整理完后，会以链接的形式补在这里】 正文 首先，我们看一下本地LU分解时有哪些特点，如下图 常规LU分解式为 A = L*U，而我们将A、L、U都按照相同的规格划分，不难看出这个矩阵等式可以得到 ① A11 = L11*U1...
FPGA矩阵运算，包括求逆运算等
09-03
论文讲述了FPGA矩阵运算，包括各种矩阵加、减、乘、除和求逆等运算，讲得很详细
FPGA----VHLS补丁及采用LU分解（Chosky分解）求解矩阵的逆
qq_37912811的博客
05-02 2756
1、由于Xilinx软件自身问题，在2022年以后，版本时间溢出导致VHLS不能生成IP核心，之前说的是修改系统时间，现在Xilinx有补丁了，只要把补丁“automg_patch_20220104.tcl”这个文件，移动到“xxx/xxx/Vivado/版本号/common/scripts”例如“D:\vivado\Vivado\2019.1\common\scripts”文件下即可。下面是下载连接，不需要积分哦！ VivadoHLS|ExportRTL报错“ERROR:[IMPL213-28]-嵌入式
FPGA----Verilog矩阵求逆
qq_37912811的博客
01-11 6999
1、本人使用纯Verilog语言实现了方阵矩阵求逆的并行计算，代码复用性强、可扩展性强、包含矩阵的四则运算，下面的例子是8*8的，本人代码可以向上封装以2^n阶数增长。 2、下面是8*8矩阵的仿真截图。 实验结果为：3e08542e（0.13313362002372742）be255bd1（-0.1614830642938614）bea23938（-0.31684279441833496）3ed3ece6（0.41391676664352417）bd8e6c0a（-0.06954200...
FPGA实现各种矩阵运算
06-24
介绍了采用FPGA实现的各种矩阵运算的方法，是FPGA实现信号处理的基础。
FPGA矩阵的运算实现
02-23
通过该论文，可以了解一般矩阵的设计步骤，以及对从低层构建模型的一般知识。
行业分类-设备装置-基于优化搜索矩阵LU分解的LDPC码编码方法.zip
09-08
LU分解是一种将矩阵A分解为两个下三角矩阵L和上三角矩阵U的方法，即A=LU。在LDPC码的框架下，利用LU分解可以简化编码过程，降低计算复杂度。优化搜索则是为了寻找最佳的LU分解策略，以最大化编码效率或改善解码性能...
基于FPGA的矩阵运算实现
04-13
基于FPGA的矩阵运算实现，基于FPGA的矩阵运算实现基于FPGA的矩阵运算实现基于FPGA的矩阵运算实现
基于FPGA的复数矩阵求逆设计.pdf
07-13
基于FPGA的复数矩阵求逆设计.pdf
基于 HLS 的 Cholesky 分解矩阵求逆算法的设计
11-29
针 对 传 统 RTL 编 码 在Cholesky 分 解 矩 阵 求 逆 等 复 杂算 法 FPGA 设 计 时 存 在 开 发 难 度大、设计效率低的问题，研究了高 层 次 综 合 方 法（High LevelSynthesis，HLS）在 FPGA 算法的设计流程及优势，基于 HLS 实现自相关矩阵的 Cholesky 分解求逆算法，并进行了相关优化对比，相对于传统设计方式，其消耗资源约增加 15%，但设计效率提高 3倍以上。
基于FPGA的LU分解算法对电路的快速测算.pdf
07-13
LU分解是一种将矩阵分解成一个下三角矩阵（L，Lower Triangular Matrix）和一个上三角矩阵（U，Upper Triangular Matrix）的算法。在电路仿真中，尤其是风电发电机并网测试中，需要对电路方程进行求解，而LU分解算法...
6.MATLAB变量——矩阵操作一
FPGA/MATLAB学习教程/源码/项目合作开发
12-22 4131
矩阵是MATLAB的最核心的变量存在形式。下面我们通过几个例子介绍在MATLAB中是如何进行矩阵设置和运算的。 1.矩阵的定义： 首先，初始化一个1xN维度的矩阵，输入如下程序： clc; clear; close all; a=[1,2,3,4] 运行，得到如下结果 可以看到，变量a为一个1x4维度的矩阵。 如果输入如下程序： clc; clear; close all; a=[1;2;3;4] 运行，得到如下结果： 可以看...
FPGA 二阶矩阵求逆简便快速实现方式
最新发布
jingjiankai5228的博客
05-09 443
基于FPGA的矩阵乘法
qq_40268672的博客
11-13 7772
最近在学system verilog，于是就打算用它写一下矩阵乘法，来体验一把system verilog相对于verilog的方便之处（sv中数组可以作为接口) 以下是矩阵乘法的代码： `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Company: // Engineer: // // Create Date: 2020/11/13
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

李不优秀

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值