- 博客(1)
- 资源 (3)
- 收藏
- 关注
RSS订阅转载 xilinx时序约束
转自：http://blog.chinaunix.net/uid-15887868-id-4091631.html在进行FPGA的设计时，经常会需要在综合、实现的阶段添加约束，以便能够控制综合、实现过程，使设计满足我们需要的运行速度、引脚位置等要求。通常的做法是设计编写约束文件并导入到综合实现工具，在进行FPGA/CPLD的综合、实现过程中指导逻辑的映射和布局布线。下面主要总结一下Xili
2015-12-24 14:57:54
3473
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人