![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
计组
文章平均质量分 65
pinsily
hello,nice to meet you
展开
-
【计组】-- 概论
参考书目:《计算机组成原理》(第三版) 蒋本珊 编著计算机发展史 代别 时间 类型 第一代 1946-1958 电子管计算机 第一代 1958-1964 晶体管计算机 第一代 1964-1971 小、中规模集成电路计算机 第一代 1971- 大、超大规模集成电路计算机计算机分类 分类 说明 电子模拟计算机 处理连续数据 电原创 2017-05-11 16:27:56 · 672 阅读 · 0 评论 -
【计组】-- 指令系统(1) : 指令格式
概绪 参考书目:《计算机组成原理》(第三版) 蒋本珊 编著 指令、指令系统是计算机中一个最基本的概念。指令是指示计算机执行某些操作的命令,一台计算机的所有指令的集合构成该机的指令系统。指令系统是计算机的主要属性,位于硬件和软件的交界面上指令格式指令基本格式 地址码结构地址码信息 A1A_1 : 第一操作数A2A_2 : 第二操作数A3A_3 : 操作结果A4A_4 :原创 2017-05-13 08:25:19 · 4878 阅读 · 0 评论 -
【计组】-- 中央处理器 : CPU 的组成和功能
参考数目 : 计算机组成原理(第三版) 蒋本珊CPU 的组成和功能CPU 的功能 从程序运行的角度来说,CPU 的基本功能就是对指令流和数据流在时间和空间上实施正确的控制指令流 : CPU 执行的指令序列数据流 : 根据指令操作要求依次存取数据的序列CPU 的主要寄存器 CPU 中的寄存器是用来暂时保存运算和控制过程中的中间结果、最终结果以及控制、状态信息的通用寄存器 : 用来存放原始原创 2017-05-18 09:33:54 · 4034 阅读 · 0 评论 -
【计组】-- 指令系统(2): 寻址技术
概绪 参考书目:《计算机组成原理》(第三版) 蒋本珊 编著 寻址,指的是寻找操作数的地址或者下一条将要执行的指令地址,包括编址和寻址方式编址方式 编址方式指的是对各种设备进行编码的方式,需要编址的设备主要有 CPU 中的通用寄存器、主存储器和输入输出设备 3 种编址单位 指令中地址码的位数 从减少指令长度的角度来看,最小寻址单位越大越好;从对字符或位的操作是否方便的角度看,最原创 2017-05-25 08:58:58 · 1228 阅读 · 0 评论 -
【计组】-- 指令系统(3) : 指令类型
一台计算机的指令系统可以有上百条指令,按其功能分为以下几类数据传送类指令运算类指令程序控制类指令输入输出指令 数据传送类 数据传送类指令是最基本的指令类型,主要用于实现寄存器与寄存器之间、寄存器与主存之间、主存单元之间的数据传送运算类指令程序控制类指令输入输出类指令 通常分为两种方式:独立编址方式和统一编址方式 独立编址的I/O 独立编址方式使用专门的输入/输出指令(IN原创 2017-05-31 08:06:22 · 4922 阅读 · 0 评论 -
【计组】-- 存储系统和结构(1):主存储器的组织
存储器的分类存储系统层次结构存储系统 : 由各样的存储器构成多级存储结构 命中率H H1=N1/(N1+N2) H_1 = N_1/(N_1+N_2) H1 为 M1 的命中率,N1,N2 为M1,M2 的访问次数,这个公式只是相对于 M1,M2 两个存储器来说 访问时间T:只考虑 M1,M2当 M1 访问和 M2 访问是同时启动时,T=H1∗T1+(1−H1)∗T2T = H_1*T_原创 2017-05-01 22:22:29 · 2805 阅读 · 0 评论 -
【计组】-- 存储系统和结构(2):主存储器的连接和控制
概述 参考:《计算机组成原理》(第三版) 蒋本珊编著 由于存储芯片的容量有限,主存储器往往是由一定数量的芯片构成主存容量的扩展选片 求出总片数 EX. 存储器容量为 8K * 4, 芯片容量为 1K * 4 总片数=8K∗81K∗4=8∗2=16片总片数 = \frac{8K * 8}{1K * 4} = 8*2 = 16 片 将多片组合起来常采用位扩展法,字扩展法,字和位同时原创 2017-06-04 11:20:58 · 2444 阅读 · 0 评论 -
【计组】--数值的机器运算(1): 加法器
概绪 参考书目:《计算机组成原理》(第三版) 蒋本珊 编著全加器(FA)模型逻辑表达式 Si=Ai⊕Bi⊕Ci−1S_i=A_i⊕B_i⊕C_{i-1} Ci=AiBi+(Ai⊕Bi)Ci−1C_i=A_iB_i+(A_i⊕B_i)C_{i-1}串行与并行关系并行加法器 提高并行加法器速度的关键是尽量加快进位产生和传递的速度进位的产生和传递Ci=AiBi+(Ai⊕Bi)原创 2017-06-28 11:43:48 · 3425 阅读 · 0 评论