makefile中$$的使用

1.makefile $$的使用

转一篇博文

https://www.cnblogs.com/LiuYanYGZ/p/5438441.html

2.小总结

makefile代码段1：
VAR=3   
target: prerequsite1 prerequsite2
    echo $VAR#(1)
    VAR=4#(2)
    echo $VAR#(3)
    echo $$VAR#(4)

(1):在代码段1中，(1)的结果是3，显然makefile利用自己的变量将$VAR扩展成3之后传递给这个echo这个shell命令，shell执行的命令是echo 3

(4):makefile将$$VAR先执行一次扩展得到如下shell命令：

echo $VAR

然后交给shell去解释执行，可是对于这个shell命令来说VAR是一个未定义的变量，因此输出的结果就是个空行，也就是说VAR是在访问一个shell命令内定义的变量，而非makefile的变量