个人整理,不完全,我只是将书上有的笔记写下来,没有的知识点就是我上课没听。
个人整理,不完全,我只是将书上有的笔记写下来,没有的知识点就是我上课没听。
个人整理,不完全,我只是将书上有的笔记写下来,没有的知识点就是我上课没听。
第3章 运算和运算符
3.1 逻辑运算及实现
与:真真为真
或:假假为假
非:取反
与非:A与B再非
或非:A或B再非
异同: A发生B不发生,B发生A不发生
同或 : 相同为真,不同为假
吸收规则:
3.2 定点数加减法运算
补码加减法公式:
注意:最后求出的是[X+Y]的补,题上要求是求X+Y,最后还要用[X+Y]补的补求[X+Y]的原码,由于例题是正数,所以原码=补码。
产生溢出的条件:两个同号数相加或两个异号数相减才会产生溢出。
判断溢出的方法:①采用变形补码判定,最后算出结果后两位符号位不相同,表示产生了溢出。②采用进位判定,将两个数的符号位和数值第一位分别单独相加,有进位的相加后等于1,没有进位的等于0,然后将两个数比较,相同则表示没有溢出,不同则已溢出。
加减法运算学习视频:计算机组成原理不挂科之 数的表示及加减法运算_哔哩哔哩_bilibili
3.3 定点数乘法运算
原码一位乘法:计算机组成原理不挂科之 乘除法运算_哔哩哔哩_bilibili
3.4 浮点数加减法运算
直接上链接! 计算机组成原理不挂科之 浮点数加减法运算_哔哩哔哩_bilibili
第4章 存储系统
4.1 存储器的分类
4.2 存储系统的主要性能指标
4.3 存储系统的层次结构
(1) 主存-辅存两级存储结构
(2) Cache-主存-辅存三级存储结构
4.4 主存储器系统
ROM 半导体只读存储器
PROM 可编程只读存储器 只能写入一次
EPROM 可擦除可编程只读存储器,保存时要避免日光照射,擦除用紫外光照射
EEPROM 电可擦除可编程只读存储器
Flash Memory 闪速存储器
静态随机读写存储器
动态随机读写存储器 功耗小,表示位数多(集成度高)
4.5 主存储器扩展
位扩展
字扩展
第5章 指令系统
5.1 指令的格式
指令系统分为RISC(精简指令集)、CISC(复杂指令集)
一条指令的长度称为指令字长,其长度取决于操作码的长度(决定指令系统的规模)+地址码的长度(决定寻址空间的大小)。指令字长与机器字长没有固定的关系。
第6章 中央处理器
6.1 CPU的结构和功能
CPU = ALU(数据加工)+CU(操作控制)+寄存器+中断系统
CPU的功能:指令控制、操作控制、时间控制、数据加工。
(1) 指令寄存器IR,用来存放由内存取出的指令。(2) 指令译码器ID。(3) 程序计数器PC,用来存放即将执行的指令的地址。(4) 程序状态字寄存器PSW,也可以叫做标志寄存器FR,用来存放当前指令执行结果的各种状态信息,还有存放控制信息。(5) 存储器地址寄存器MAR,存放将要访问的主存单元的地址(PC来不及存的就存到MAR中)。(6) 存储器数据寄存器MDR,存放将要访问的数据。
指令周期:一条指令从取出到执行结束所需要的时间,间址周期+取指周期+执行周期+中断周期。
机器周期:CPU访问一次存储器所需的时间称为一个机器周期。
6.2 中断控制处理
中断与调用子程序的区别(都是程序切换):(1) 子程序的调用是程序员事先安排好的,而中断是随机产生的。(2) 子程序的执行受到主程序或上层子程序的控制,而中断一般与被中断的现行程序无关。(3) 不存在同时调用多个子程序,但可能同时发生多个中断请求。
中断过程通常分为中断请求、中断排队、中断响应、中断处理、中断返回。
第8章 总线Bus
8.1 总线结构
单总线结构:只有一条总线也就是系统总线。优点是与总线连接的所有部件是相互独立的,便于系统部件的扩充。缺点是系统效率和连接到总线上的各设备的利用率不高,因为设备都通过总线传输,一个占用,另一个必须等待。
双总线结构:由系统总线和存储总线组成。
多总线结构:由系统总线、存储总线和DMA总线(高传输速度设备专用线)组成
8.2 总线分类
数据总线:是CPU与内存或其他器件之间数据传送的通道。每条传输线一次只能传输1位二进制数据。例:8根数据线一次可传送8为二进制数据(即一个字节)。
地址总线:CPU通过地址总线来指定存储单元的。地址总线决定了CPU所能访问的最大内存空间的大小。
控制总线:CPU是通过控制总线对外部器件进行控制。
本文有部分知识参考来源:计算机基础知识_say拉比的博客-CSDN博客