PADS学习之路02-PADS LOGIC概述

PADS LOGIC是PADS一个重要的模块，主要用来绘制电路图，并生成制作PCB的网表，因此在电路设计中至关重要。

同时PADS LOGIC能够很好的兼容protel与Cadence绘制的电路图（具体我没尝试过，听前辈说可以，有兴趣的可以尝试下），原理图可以前后设计，也就是ECO与PCB LAYOUT前后导入，这点比Cadence强大，不过Cadence绘制的电路图最大的优点在于Capture CIS绘制原理图，它可以对所使用的所有零件进行统一管理，这点是PADS LOGC无法完成的。

另外PADS LOGIC可以定制输出BOM，同时很好的支持PDF文件输出，Cadence这点就有问题，小编曾经遇到过使用Cadence输出PDF文档还需要下载虚拟PDF工具的经历。

下面看下PADS LOGIC的总体界面吧

 

这就是打开PADS LOGIC的总体界面，很好的windows的风格，看起来也比较舒服。

最上边是工程路径，然后下面是下拉菜单栏，最左边是工程文件管理窗口，右边是原理图窗口，下面是状态栏窗口。