- 博客(1)
- 收藏
- 关注
原创 FPGA中光纤,ddr3,srio数据传输速率、带宽分析
DDR速率分析:由于ddr输入的实际物理宽度,即input进来的数据宽度为32bit。在ddr3的IP核中设置的clock period为800M(由于DDR在时钟上升都传输数据),所以实际传输速率为1600Mbit/s。因此单根光纤本地的传输速率为 3.125*0.8/16=156.25Mbit/s(即ip核的时钟为156.25M),因此总速率为156.25*16bit。srio速率分析:由于srio的ip核中设置速率为3.125G,由于是X4,因此算上效率后,srio传输速率为1GB/s。
2023-04-02 09:49:12
3392
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人