【Vivado——仿真】读写文件攻略

1.Vivado仿真读文件 在VIvado自带仿真器中,读文件不需要预先打开要读取的文件,也不需要将文件加入Vivado工程内部,只需要利用系统函数readmemh、readmemb就可以了(readmemh表示读取16进制数、readmemb表示读取二进制数),文件路径必须是绝对路径。函数使用...

2018-11-16 17:34:44

阅读数 1129

评论数 0

【FPGA——基础篇】verilog中assign和always@(*)两者描述组合逻辑时的差别

verilog描述组合逻辑一般常用的有两种:assign赋值语句和always@(*)语句。两者之间的差别有:     1.被assign赋值的信号定义为wire型,被always@(*)结构块下的信号定义为reg型,值得注意的是,这里的reg并不是一个真正的触发器,只有敏感列表为上升沿触发的写...

2018-11-12 15:52:38

阅读数 373

评论数 0

提示
确定要删除当前文章?
取消 删除
关闭
关闭