2018年11月_Lily_9

12月 11月 10月 09月 08月 07月 06月 05月 04月 03月 02月

原创【Vivado——仿真】读写文件攻略

1.Vivado仿真读文件在VIvado自带仿真器中，读文件不需要预先打开要读取的文件，也不需要将文件加入Vivado工程内部，只需要利用系统函数readmemh、readmemb就可以了（readmemh表示读取16进制数、readmemb表示读取二进制数），文件路径必须是绝对路径。函数使用方式例子如下：其中，"F:/.../..."表示文件路径（注意是“/”，方向不能反）“lay...

2018-11-16 17:34:44 14697 3

原创【FPGA——基础篇】verilog中assign和always@(*)两者描述组合逻辑时的差别

verilog描述组合逻辑一般常用的有两种：assign赋值语句和always@(*)语句。两者之间的差别有： 1.被assign赋值的信号定义为wire型，被always@(*)结构块下的信号定义为reg型，值得注意的是，这里的reg并不是一个真正的触发器，只有敏感列表为上升沿触发的写法才会综合为触发器，在仿真时才具有触发器的特性。 2.另外一个区别则是更细微的差别：举个例子...

2018-11-12 15:52:38 9690 2

任意图片转LCD Image2Lcd

可以将任意图像转成二进制（bin）、C语言数组（c）、BMP、WBMP格式，也可以改变图像的颜色、大小等格式，是图像处理的好帮手

2017-10-13

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

原创 【Vivado——仿真】读写文件攻略

原创 【FPGA——基础篇】verilog中assign和always@(*)两者描述组合逻辑时的差别

任意图片转LCD Image2Lcd

空空如也

原创【Vivado——仿真】读写文件攻略

原创【FPGA——基础篇】verilog中assign和always@(*)两者描述组合逻辑时的差别