数字电子钟逻辑电路设计

课题一 数字电子钟逻辑电路设计

author：AzulaFire

一、简述

数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。
数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分等。

二、设计任务和要求

用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下：

1. 由晶振电路产生1Hz标准秒信号。
2. 秒、分为00～59六十进制计数器。
3. 时为00～23二十四进制计数器。
4. 周显示从1～日为七进制计数器。
5. 可手动校时：能分别进行秒、分、时、日的校时。只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。
6. 整点报时。整点报时电路要求在每个整点前呜叫五次低音（500Hz），整点时再呜叫一次高音（1000Hz）。

三、总体设计方案方框图及各部分电路设计

时钟脉冲发生电路

这部分电路由下面几部分构成：

1. 时钟信号发生器：该部分产生时钟脉冲信号，可以使用555定时器或其他时钟发生器来实现。
2. 分频器：该部分将时钟信号分频，以便更好地控制电路的运行速度。可以使用二进制计数器或其他分频器来实现。
3. 控制逻辑：该部分根据时钟信号和其他输入信号控制锁存型D触发器的状态。可以使用逻辑门电路或微控制器来实现。
4. 锁存型D触发器：该部分用于存储和保持输入信号的状态，以便在下一个时钟脉冲到达时输出。可以使用74LS74D等锁存型D触发器来实现。

这部分电路的作用是将为整个系统提供稳定的1hz脉冲时钟信号，当POL输入为低电平，STORE输入也为低电平时，输入到D端的数据会在每个输