![](https://img-blog.csdnimg.cn/20201014180756918.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字逻辑设计
文章平均质量分 62
李硕LeeSure
这个作者很懒,什么都没留下…
展开
-
状态机(一):抽象的控制流程模型
状态机是一种抽象的逻辑模型。我们先从一个问题入手谈谈状态机的抽象过程。 例:串行输入一个二进制bit序列,先输入的为高位,实时检测其表示的二进制数是否能被三整除。 我们可以用一个表格来分析一下这个问题: 现在状态 输入1后的下一个状态 输入0后原创 2017-12-10 15:01:30 · 2505 阅读 · 0 评论 -
状态机(三):Verilog设计注意问题
(一)状态编码方式对状态机性能的影响 对于状态较多的大型状态机而言,状态的编码方式会影响到状态机的性能。 在Verilog中最常用的编码方式有二进制编码(Binary)、格雷码(Gray-code)编码、独热码(One-hot)编码。二进制码和格雷码是压缩状态编码。 二进制码 格雷码原创 2017-12-10 15:21:42 · 2922 阅读 · 0 评论 -
状态机(二):Verilog状态机实现
本节主要谈一谈Verilog的状态机实现模板,并浅析比较。1.一段式状态机 (单always块结构):always @(posedge clk or posedge rst) beginif(rst) FSM <= S0Else begincase(FSM)S0:beginOut_0; //输出if(condition1) FSM<= S1;//状态转移els原创 2017-12-10 15:07:00 · 18807 阅读 · 4 评论