IC验证-SystemVerilog学习笔记（一）

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

---

前言

从这次发文开始，我打算在这里记录自己的IC验证学习的过程，一方面是为了巩固理解以及避免对之前知识的遗忘，另一方面也希望能对看到这些文章的人有哪怕一点点的帮助，大家一起加油吧ovo!
我是参考SystemVerilog验证绿皮书和B站的一个验证课程来学习的，有需要的小伙伴可以去看看。
绿皮书

这是B站的一个教学视频链接芯片验证V0系列课程

---

芯片验证概述

验证最直接的目的是为了“寻找漏洞”。

作为一个验证工程师，你的目的是确保该设备能够成功地完成预定地任务——也就是说，该设计是对规范的一种准确表达。
——SystemVerilog验证

什么是测试平台

测试平台的用途在于确定待测设计的正确性。包含

1. 产生激励（给待测设备给点输入）
2. 把激励施加到DUT上（把输入传进待测设备，让设备动起来，DUT就是待测设备的意思）
3. 捕捉响应（设备动起来了你得看看什么什么情况，记录一下结果）
4. 验证正确性（看看结果对不对呢，不对是啥毛病呀）
5. 对照整个验证目标测算进展情况（这毛病找到了你得看看严不严重啊，你自己能解决还是得专家会诊呢，解决这得花多长时间呢，这模块后面人家别的部分还用不用）

总结

今天就先开一个坑，后续文章一边学一边更新，人生中第一次写博客，往后希望能把这个习惯一直坚持下去。