2018年07月_路科验证

原创 IC验证培训——为复用IP构建UVM验证环境

路科验证官网：路科验证 - 专注于数字芯片验证的系统思想和前沿工程领域EETOP路科首页： EETOP - 路科验证 - IC验证培训CSDN路科首页：CSDN - 路科验证 - IC验证培训基于复用IP的设计方法学已经被广泛应用在SOC设计中，复用IP数量的增多使得IP的验证与集成变为一个不小的挑战，在本篇论文中，我们将介绍一种通用的搭建复用IP验证环境的方法，这种方法有两...

2018-07-31 15:58:44 1996

原创从VHDL到UVM验证平台转变的优点评估

路科验证官网：路科验证 - 专注于数字芯片验证的系统思想和前沿工程领域EETOP路科首页： EETOP - 路科验证 - IC验证培训CSDN路科首页：CSDN - 路科验证 - IC验证培训由于功能变得难以理解，通过肉眼检查波形来验证FPGA设计变得越来越困难。作为一个顶级油田服务公司，Baker Hughes主要设计小规模FPGA设计，通常少于10万门。但是在尺寸大小和复杂程度...

2018-07-30 16:10:16 1495

原创 IC验证培训——实战SV验证学习（lab6）

路科验证官网：路科验证 - 专注于数字芯片验证的系统思想和前沿工程领域EETOP路科首页： EETOP - 路科验证 - IC验证培训CSDN路科首页：CSDN - 路科验证 - IC验证培训分享给微电子相关专业新生：微电子新生入坑指南在上一期的Lab5中，我们将验证平台更为规范化。今天的Lab6的学习目标是：实现功能覆盖率从而可以决定仿真何时结束。在lab...

2018-07-30 16:03:47 4273

原创可重用的UVM验证结构

路科验证官网：路科验证 - 专注于数字芯片验证的系统思想和前沿工程领域EETOP路科首页： EETOP - 路科验证 - IC验证培训CSDN路科首页：CSDN - 路科验证 - IC验证培训引言用SystemVerilog和UVM写验证平台时，会在模块级和系统级面临的可配置性和可重用性的问题。而从一个模块到系统级验证环境中去重用通用验证组件（Universal Verific...

2018-07-27 16:22:43 6521

原创 IC验证培训——实战SV验证学习（lab5）

路科验证官网：路科验证 - 专注于数字芯片验证的系统思想和前沿工程领域EETOP路科首页： EETOP - 路科验证 - IC验证培训CSDN路科首页：CSDN - 路科验证 - IC验证培训分享给微电子相关专业新生：微电子新生入坑指南在上一期的Lab4中，我们对数据信息等进行了封装。今天的Lab5的学习目标是：1.创建一个Generator transactor的类。...

2018-07-27 15:24:24 8503 1

原创 IC验证培训——SystemVerilog通用程序库（下）

路桑的个人网址：路科验证 -IC验证培训-数字芯片验证五、类方法还是包函数？我们最初的直觉是将svlib作为一组SystemVerilog类呈现给用户。我们假设由一个类来表示一个正则表达式，另一个类来表示一个文件名，等等。从库写作者的角度来看，以这种方式打包用户数据是非常有吸引力的，因为它允许我们将任意隐藏数据与每个对象相关联。我们在编写面向用户的API时，上遇到了一个严...

2018-07-26 13:57:49 1479

原创 IC验证培训——SystemVerilog通用程序库（上）

路桑的个人网址：路科验证 -IC验证培训-数字芯片验证作为许多验证工程师的首选语言，SystemVerilog其实并不是专门为验证设计的语言，它还是一种硬件描述语言和通用的编程语言。尽管SystemVerilog面向对象的编程特性和丰富的数据类型为通用编程提供了极好的支持，但是仍然缺少一些在其它编程语言中被认为是理所应当的实用程序。在本文中，我们介绍了一个为SystemVerilog开发的...

2018-07-26 10:05:00 4628

原创 IC验证培训——SV Interface 入门指导

路桑的个人网址：路科验证 -IC验证培训-数字芯片验证当涉及到验证时，接口可能是SystemVerilog语言中经常用到的部分。接口广泛的应用在静态的被测设计（DUT）和动态的测试平台之间。本文介绍了在典型的片上系统（SOC）中不同的测试平台连接到DUT的方法。一、介绍将测试台连接到DUT的最常见方法是SystemVerilog虚拟接口。这种方法在许多情况下是连接到DUT的最...

2018-07-24 15:12:00 7560

原创 IC验证培训——SV通用库共享

（一）摘要你已经编程了多少次看门狗定时器，让它在事件没有在限定时间内发生时触发？你曾经是否想过当数据在计分板中不匹配的时候用一个函数来显示多一点的信息，而不仅仅是在出错地方的那一条信息？设计验证工程师经常遭遇这种问题，我们通常通过在SystemVerilog 中开发一个通用的库来解决。通过服务一些验证工程和其它的编程语言，我们创建了这些通用的类：1个文本处理类（text processin...

2018-07-24 14:40:46 1561

原创实战SV验证学习（lab4）

在上一期的Lab3中，我们创建了TB所需的组件，如Monitor和Checker。今天的Lab4的学习目标是：1.将数据信息封装进入Packet类中2.利用随机化（randomization）在packet类中随机产生源地址，目标地址和payload。3.创建两个packet对象（object），一个包用来在DUT输入端输入，另一个包用来和DUT输出的数据相参照。4.将compar...

2018-07-24 11:02:36 4578 3

原创 IC验证培训——实战SV验证学习（lab3）

在上一期的Lab2中，我们拓展了测试平台并从一个输入端向一个输出端发送了数据包。今天的Lab3的学习目标是：1.构造一个从路由器输出端进行取样的监视器（Monitor）。2.构造一个可以验证路由器输出的比较器（Checker）。3.运行Driver和Monitor程序，检验Checker能否正确比数。任务一：创建顶层测试环境（Top-Level Test Environmen...

2018-07-24 10:50:33 4561 2

原创 IC验证培训——实战SV验证学习（lab2）

在上一期的Lab1中，我们给设计文件搭建了最简单的验证平台并编译和仿真过了这个SV程序。今天的Lab2的学习目标是：1.拓展lab1中的测试平台，从一个输入端向一个输出端发送数据包。2.用新的测试平台来编译和仿真设计文件。在这次Lab中，你将继续去搭建测试平台上的相关组件（component）：激励产生器(Stimulus Generator),驱动器（Driver）等。你会使用...

2018-07-23 16:32:39 4787

原创 IC验证培训——实战SV验证学习（lab1）

路科决定给大家介绍更多与验证入门相关的知识，因此准备把Synopsys公司的一个十分适合新手的SV实验介绍给大家。在上一期的先导篇中我们介绍了验证在IC行业中的地位，验证的工作内容和验证平台的大概结构。最后又提到了我们这个实验的待测试的模块：一个16输入，16输出的路由器。不知道大家下去有没有去略微看一下设计代码呢？我们正式进入这次的Lab，在Lab1中我们应该掌握以下内容：用SV给待...

2018-07-23 16:11:54 14373 4

原创 IC验证培训——验证环境的自动化生成

随着SoC规模不断增大，验证环境也不断变得复杂。例如，如果我们想要验证整个的SoC的总线，DUT可能包含几百个接口，如果我们人工的对各类VIP和DUT进行连接，会非常麻烦，而且易出错。所以验证环境的自动化是大势所趋。因而，在本文我们提出了一个系统的解决方案，提取设计信息，并根据所提取的信息，自动创建验证环境。本文我们会以总线接口为例，介绍我们的解决方案，以及如何提取信息、如何为单个模块、...

2018-07-23 14:41:39 4599 1

路科验证