- 博客(1)
- 资源 (1)
- 收藏
- 关注
原创 任意奇数分频
module clk_div //任意奇数分频,其分频率由N决定 (clk_out,reset,clk_in); output clk_out; input reset,clk_in; reg clk_out; reg clk1,clk2; reg [2:0] counter;
2007-11-08 20:30:00 631
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
module clk_div //任意奇数分频,其分频率由N决定 (clk_out,reset,clk_in); output clk_out; input reset,clk_in; reg clk_out; reg clk1,clk2; reg [2:0] counter;
2007-11-08 20:30:00 631
TA创建的收藏夹 TA关注的收藏夹
TA关注的人