第一章:计算机组成原理与体系结
考点1:运算器和控制器
- 运算器
- 算术逻辑单元ALU:数据的算术运算和逻辑运算
- 累加寄存器AC:通用寄存器,为ALU提供一个工作区,用在暂存数据
- 数据缓冲寄存器DR:写内存时,暂存指令或数据
- 状态条件寄存器PSW:存储状态标志与控制标志
- 控制器
- 程序计数器PC:存储下一条要执行指令的地址
- 指令寄存器IR:存储即将执行的指令
- 指令译码器ID:对指令中的操作码字段进行分析解释
- 时序部件:提供时序控制信号
考点2:数据的表示
-
进制转换
- R进制转十进制:按权展开
- 十进制转R进制:短除法
- 二进制转八、十六进制:分组快速转换
-
数据编码
-
原码:正数的原码是它本身,负数的原码是符号位为1
-
反码:正数的反码是它本身,负数的反码是除符号位不变,其他位取反
-
补码:正数的补码是它本身,负数的补码是负数的反码+1
-
移码:将补码的最高位取反
-
-
浮点数
- 浮点数的表示:N=M*Re,M为尾数,R为基数,e为阶码
- 尾数用补码表示,阶码用移码表示
- 尾数的位数决定数的有效精度,位数越多精度越高
- 阶码的位数决定数的表示范围,位数越多范围越大
- 浮点数的运算
- 对阶,将阶码小的扩大,使两个数的阶码相同
- 求尾数和(差)
- 结果规格化并判断溢出
- 浮点数的表示:N=M*Re,M为尾数,R为基数,e为阶码
考点3:Flynn分类法
考点4:CISC与RISC
考点5:流水线技术
- 流水线相关概念
- 流水线:流水线是指在程序执行时多条指令重叠进行操作的一种准并行处理实现技术
- 流水线建立时间:1条指令执行时间
- 流水线周期:执行时间最长的一段
- 吞吐率:单位时间内流水线处理机流出的结果。对指令而言就是单位时间内执行的指令数。
- 流水线相关计算
- 流水线执行时间
- 理论公式:(t1+t2+…+tk)+(n-1)*∆t
- 实践公式:k*∆t +(n-1)*∆t
- 吞吐率
- 吞吐率:TP = 指令条数 / 流水线执行时间
- 最大吞吐率:1 / ∆t
- 流水线加速比:顺序执行时间 / 流水线执行时间
- 流水线执行时间
考点6:存储系统
-
分级存储系统
-
存储体系结构
-
局部性原理
- 概念:程序在执行时呈现出局部性规律,即在一段时间内,整个程序的执行仅限于程序中的某一部分。相应地,执行所访问的存储空间也局限于某个内存区域
- 时间局部性:如果程序中的某条指令一旦执行,则不久之后该指令可能再次被执行
- 空间局部性:一旦程序访问了某个存储单元,则不久之后,其附近的存储单元也将被访问
-
-
Cache(高速缓存)
- 作用:提高CPU对主存的访问速度。Cache是访问速度最快的层次。
- 特点:容量小,速度快,成本高
- 性能分析:若H代表对Cache的命中率,tc为Cache的读写时间,tm为主存的读写时间,则Cache的等效访问时间ta为:ta = Htc + (1-H)tm
- Cache映像方式
-
主存
- 内存单元数:最大地址+1-最小地址
- 内存总容量:按字节编址,内存单元数8bit;按字编址,内存单元数机器字长
- 已知芯片单位容量,求所用芯片的片数,总容量/单位容量
- 已知所用芯片的片数,求取芯片单位容量,总容量/芯片片数
考点7:总线系统
- 数据总线(Data Bus):在CPU与RAM之间来回传送需要处理或是需要储存的数据。
- 地址总线(Address Bus):用来指定在RAM之中储存的数据的地址。
- 控制总线(Control Bus):将微处理器控制单元的信号,传送到周边设备,一般常见的为 USB Bus和1394 Bus。
考点8:可靠性
- 串联系统计算:R总=R1*R2;
- 并联系统计算:R总=1-(1-R)2;
- N模混联系统:先将整个系统划分为多个部分串联R1、R2…等,再计算R1、R2内部的并联可靠性,带入原公式
考点9:校验码
- 奇偶校验
- 基本思想:在编码中增加一位校验位使编码中1的个数为奇数(奇校验)或者为偶数(偶校验)
- 特点:只能检测出奇数位出错但不知道哪位出错,并且不可以纠正
- 循环冗余校验码
- 基本思想:利用生成多项式为 k 个数据位产生 r 个校验位来进行编码,其编码长度为 k+r,运用模二除法计算校验码
- 特点:可以检错但不能纠错
- 海明码
- 基本思想:在n个数据位之间加上k个校验位(n和k必须满足 2k - 1 ≥ n+k 的关系),通过扩大码距来实现检错和纠错
- 特点:可以检错和纠错
视频来源 软件设计师