电路设计
liwentongliunian
这个作者很懒,什么都没留下…
展开
-
OC门
在电路设计时我们常常遇到开漏(open drain)和开集(open collector)的概念。所谓开漏电路概念中提到的“漏”就是指MOS FET的漏极。同理,开集电路中的“集”就是指三极管的集电极。完整的开漏电路应该由开漏器件和开漏上拉电阻组成。 1. 利用外部电路的驱动能力,减少IC内部的驱动。 2. 可以将多个开漏输出的Pin,连接到一条线上。形成“与逻辑”关系。 (这也是转载 2014-09-09 09:15:33 · 541 阅读 · 0 评论 -
同步逻辑和异步逻辑
整个设计中只有一个全局时钟成为同步逻辑。只有时钟脉冲同时到达各记忆元件的时钟端,才能发生预期改变。 多时钟系统逻辑设计成为异步逻辑。电路状态改变由输入信号引起。 同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。同步时序逻辑电路的特点各触发器的时钟端全部连接在一起,并接在系统时钟端,只有当时钟脉冲到来时,电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲转载 2014-09-09 09:58:32 · 1670 阅读 · 0 评论