芯片验证-SV(SystemVerilog)
文章平均质量分 90
SV学习整理
Like_ai
这个作者很懒,什么都没留下…
展开
-
SystemVerilog学习整理——例化连接与接口
目录3、SystemVerilog——设计例化和连接以及验证结构3.1设计例化和连接3.2验证结构4、SystemVerilog——接口interface4.1接口(把信号封装,便于维护和使用)4.2采样和数据驱动(竞争、接口中的clocking用于信号的同步)4.2.1竞争问题4.2.2接口中的clocking块4.3测试的开始和结束(时钟复位信号开始,系统函数调用stop、finish结束、program隐式结束)4.3.1时钟和复位信号开始4.3.2结束方.原创 2021-12-01 20:40:20 · 8484 阅读 · 0 评论 -
SystemVerilog学习整理——过程块和方法
2、SystemVerilog——过程块和方法(initial、always、task、function、automatic和static)2.1initial和alwaysalways、module、interface:硬件世界 program,class:软件世界从硬件实现的角度来看,Verilog通过always,initial过程语句块、信号数据连接来实现进程间通信,我们将不同的module作为独立的程序块,他们之间的通信和同步通过信号的变化(event触发)或者通过等待...原创 2021-12-01 20:36:04 · 2777 阅读 · 0 评论 -
SystemVerilog学习整理——数据类型
目录1、SystemVerilog——数据类型1.1内建数据类型(四值逻辑和二值逻辑)1.1.1逻辑类型1.1.2符号类型1.1.3类型转换1.1.4流操作符1.2定宽数组1.2.1一维定宽数组1.2.2常量数组1.2.3多维数组1.2.4数组的基本操作for和foreach1.3 动态数组1.4队列1.5关联数组1.6数组的方法1.6.1数组直接赋值1.6.2数组大小返回1.6.3数组运算方法1.6.4数组排序方法1.6.5.原创 2021-11-30 20:32:03 · 6073 阅读 · 1 评论