- 博客(3)
- 收藏
- 关注
RSS订阅原创 NIC总线-写死锁问题分析（二）-易忽略场景
上篇死锁问题文章中对一般性死锁问题进行了分析，近期项目中发现还有另外一种可能造成死锁场景，而且对于一般大型SoC芯片都有可能存在且需要特别注意，记录如下。
2024-10-02 10:21:43
280
原创 NIC总线-AHB2AXI转换性能问题
在系统级性能测试中，M1发出AHB INCR transactions，发现NIC总线通过拉低hready_in(M1输入信号)反压M1，将M1发出INCR BURST交易转换为AXI SINGLE交易，等待S0返回数据后，拉高hready_in，M1才能发出下一交易。如下图所示，M1为AHB Master，数据位宽32bit，时钟频率100MHZ。NIC总线在进行AHB2AXI协议转换时，对于INCR类型AHB burst，由于不定长，总线会将AHB INCR BURST转换成AXI Single交易。
2024-08-15 20:11:40
569
原创 NIC总线-写死锁问题分析
通过对S1/S2端点的分析发现，S2一直等待M1的第二笔交易的写数据，但是M1的第一笔写数据由于S1的反压无法正常下发，自然无法下发第二笔写交易的写数据；S1一直等待M2的第二笔写数据，但是M2的第一笔写数据由于S2的反压无法正常下发，自然无法下发第二笔写交易的写数据。有关上述写数据的反压，可以这么理解，假设BL=16，已经发出8拍数据，被Slave端的BM缓存压住，BM同时通过一直拉低wready信号反压Master发出。前置条件：对于NIC400总线来说，即便端口配置成AXI3，也不支持写交织。
2024-07-24 16:14:29
865
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人