NIC总线-写死锁问题分析（二）-易忽略场景

上篇死锁问题文章中对一般性死锁问题进行了分析，近期项目中发现还有另外一种可能造成死锁场景，而且对于一般大型SoC芯片都有可能存在且需要特别注意，记录如下。

问题描述：

        如下图所示，前提条件如下：

1）S1是有两个AXI接口的Slave，M1通过Port0访问S1（S1_P0），M2通过Port1访问S1（S1_P1）；

2）M1需要跨总线访问S2；

3）M1和M2 总线防死锁配置策略都是PID（single slave per id）

        当出现如下访问场景时，会出现挂死：

1）M1写S2，M1写S1，M2写S1，M2写S2

2）M2的写地址先到达S2，M1的写地址和写数据在M2的写数据之前到达S2

3）M1的写地址先到达S1，M2的写地址和写数据后到达S2

问题分析：

        我们在上篇文章中分析是两个总线级联，各自有一个PID的master，然后两个master有互访需求，在每个master同时写多个Slave（包含跨总线Slave）时，会出现总线挂死现象。与上次不同的是，这个M2没有跨总线访问，只有M1有跨总线访问，仍然发生了写挂死情况，根本原因在于S1。S1具有两个AXI port口，虽然M2没有跨总线访问S1（通过port1访问S1），但实际效果与跨总线访问是一样的。

        大型SoC的DDR一般都是使用多个port，为不同master分配不同的访问port口，虽然这些port可能分布在不同的总线，但是配合跨总线访问，也很大概率出现死锁，需要特别注意。

解决办法：

        根据使用需求，将M1或者M2配置成PID+SS策略，简单粗暴，防止写死锁。但是会牺牲Master的写性能，这就需要根据各个master性能需求做一定取舍了。