OC8051内部逻辑分析（1）

采用数据流的方式进行OC8051内部的逻辑分析，需要首先理解其存储器架构，然后追踪程序到再到数据流。

　　前面有提到过，OC8051程序和数据存储器逻辑分离，在物理上，其可能有4种存储器，分别为内部程序存储器irom，内部数据存储器iram，外部程序存储器器xrom，外部数据程序存储器xram，其中访问xram和访问iram的指令不同（mov、movx，并要通过DPTR寄存器）。OC8051使用oc8051_defines.v控制所采用的存储结构，oc8051_defines.v部分代码如下：

　　

 1 //
 2 // oc8051 ITERNAL ROM
 3 //
 4 `define OC8051_ROM
 5 
 6 
 7 //
 8 // oc8051 memory
 9 //
10 //`define OC8051_CACHE
11 //`define OC8051_WB
12 
13 //`define OC8051_RAM_XILINX
14 //`define OC8051_RAM_VIRTUALSILICON
15 `define OC8051_RAM_GENERIC
16 
17 
18 `define OC8051_XILINX_ROM

　　`define OC8051_ROM：使用内部iROM，而外部xROM ，OC8051提供了3种可选的接口，1、CACHE；2、WISHBONE；3、内部信号线直通。

　　irom和iram是属于8051的部分，xrom，xram则可以没有，在实际的实现上，irom和xrom只要有一个就行。OC8051提供了irom的一个FPGA（XILINX）实现和一个行为仿真模型，均在文件oc8051_rom.v里，通过`define OC8051_XILINX_ROM，使用XILINX的实现，否则使用的是通用的仿真模型。另外OC8051工程提供了一个工具可以将HEX文件转换为.v，这种转换的实现和`define OC8051_XILINX_ROM所选用的实现是一样的，其更新ROM中代码非常不方便；这和其采用的ROM模型有关，通过如下代码可以看出其采用的存储器模型：

 1