芯片封装标准

导读：
　　
　　摘自 http://zeng.li.zhi.blog.163.com/
　　电解电容：可分为无极性和有极性两类，无极性电容下述两类封装最为常见，即0805、0603；而有极性电容也就是我们平时所称的电解电容，一般我们平时用的最多的为铝电解电容，由于其电解质为铝，所以其温度稳定性以及精度都不是很高，而贴片元件由于其紧贴电路版，所以要求温度稳定性要高，所以贴片电容以钽电容为多，根据其耐压不同，贴片电容又可分为A、B、C、D四个系列，具体分类如下：
　　类型 封装形式 耐压
　　A 3216 10V
　　B 3528 16V
　　C 6032 25V
　　D 7343 35V无极性电容的封装模型为RAD系列，例如“RAD-0.1”“RAD-0.2”“RAD-0.3”“RAD-0.4”等，其后缀的数字表示封装模型中两个焊盘间的距离，单位为“英寸”。电解电容的封装模型为RB系列，例如从“RB-.2/.4”到“RB-.5/.10”，其后缀的第一个数字表示封装模型中两个焊盘间的距离，第二个数字表示电容外形的尺寸，单位为“英寸”。
　　在实际的电子电路系统中，不可避免地存在各种各样的干扰信号，若电路的抗干扰能力差将导致测量、控制准确性的降低，产生误动作，从而带来破坏性的后果。因此，若硬件上采用一些设计技术，破坏干扰信号进入测控系统的途径，可有效地提高系统的抗干扰能力。事实证明，采用隔离技术是一种简便且行之有效的方法。隔离技术是破坏"地"干扰途径的抗干扰方法，硬件上常用光电耦合器件实现电→光→电的隔离，他能有效地破坏干扰源的进入，可靠地实现信号的隔离，并易构成各种功能状态。
　　1 光电耦合器件简介
　　光电耦合器件是把发光器件(如发光二极管)和光敏器件(如光敏三极管)组装在一起，通过光线实现耦合构成电一光和光一电的转换器件。图1所示为常用的三极管型光电耦合器原理图。
　　
　　
　　当电信号送人光电耦合器的输入端时，发光二极管通过电流而发光，光敏元件受到光照后产生电流，CE导通；当输入端无信号，发光二极管不亮，光敏三极管截止，CE不通。对于数字量，当输人为低电子"0"时，光敏三极管截止，输出为高电平"1"；当输人为高电平"1"时，光敏三极管饱和导通，输出为低电平"0"。若基极有引出线则可满足温度补偿、检测调制要求。这种光耦合器性能较好，价格便宜，因而应用广泛。
　　光电耦合器之所以在传输信号的同时能有效地抑制尖脉冲和各种噪声干扰，使通道上的信号噪声比大为提高，主要有以下几方面的原因： (1)光电耦合器的输入阻抗很小，只有几百欧姆，而干扰源的阻抗较大，通常为105～106Ω。据分压原理可知，即使干扰电压的幅度较大，但馈送到光电耦合器输入端的噪声电压会很小，只能形成很微弱的电流，由于没有足够的能量而不能使二极管发光，从而被抑制掉了。
　　(2)光电耦合器的输入回路与输出回路之间没有电气联系，也没有共地；之间的分布电容极小，而绝缘电阻又很大，因此回路一边的各种干扰噪声都很难通过光电耦合器馈送到另一边去，避免了共阻抗耦合的干扰信号的产生。
　　(3)光电耦合器可起到很好的安全保障作用，即使当外部设备出现故障，甚至输入信号线短接时，也不会损坏仪表。因为光耦合器件的输入回路和输出回路之间可以承受几千伏的高压。
　　(4)光电耦合器的响应速度极快，其响应延迟时间只有10μs左右，适于对响应速度要求很高的场合。
　　2 光电隔离技术的应用
　　2．1 微机接口电路中的光电隔离
　　微机有多个输入端口，接收来自远处现场设备传来的状态信号，微机对这些信号处理后，输出各种控制信号去执行相应的操作。在现场环境较恶劣时，会存在较大的噪声干扰，若这些干扰随输入信号一起进入微机系统，会使控制准确性降低，产生误动作。因而，可在微机的输入和输出端，用光耦作接口，对信号及噪声进行隔离。典型的光电耦合电路如图2所示。
　　
　　
　　该电路主要应用在"A／D转换器"的数字信号输出，及由CPU发出的对前向通道的控制信号与模拟电路的接口处，从而实现在不同系统间信号通路相联的同时，在电气通路上相互隔离，并在此基础上实现将模拟电路和数宇电路相互隔离，起到抑制交叉串扰的作用。
　　对于线性模拟电路通道，要求光电耦合器必须具有能够进行线性变换和传输的特性，或选择对管，采用互补电路以提高线性度，或用V／P变换后再用数字光耦进行隔离。
　　2．2 功率驱动电路中的光电隔离
　　在微机控制系统中，大量应用的是开关量的控制，这些开关量一般经过微机的I／O输出，而I／O的驱动能力有限，一般不足以驱动一些点磁执行器件，需加接驱动接口电路，为避免微机受到干扰，须采取隔离措施。如晶闸管所在的主电路一般是交流强电回路，电压较高，电流较大，不易与微机直接相连，可应用光耦合器将微机控制信号与晶闸管触发电路进行隔离电路实例如图3所示。
　　
　　
　　在马达控制电路中，也可采用光耦来把控制电路和马达高压电路隔离开。马达靠MOSFET或IGBT功率管提供驱动电流，功率管的开关控制信号和大功率管之间需隔离放大级。在光耦隔离级一放大器级一大功率管的连接形式中，要求光耦具有高输出电压、高速和高共模抑制。
　　2．3 远距离的隔离传送
　　在计算机应用系统中，由于测控系统与被测和被控设备之间不可避免地要进行长线传输，信号在传输过程中很易受到干扰，导致传输信号发生畸变或失真，另外，在通过较长电缆连接的相距较远的设备之间，常因设备间的地线电位差，导致地环路电流，对电路形成差模干扰电压。为确保长线传输的可靠性，可采用光电耦合隔离措施，将2个电路的电气连接隔开，切断可能形成的环路，使他们相互独立，提高电路系统的抗干扰性能。若传输线较长，现场干扰严重，可通过两级光电耦合器将长线完全"浮置"起来，如图4所示。
　　
　　
　　长线的"浮置"去掉了长线两端间的公共地线，不但有效消除了各电路的电流经公共地线时所产生噪声电压形成相互窜扰，而且也有效地解决了长线驱动和阻抗匹配问题；同时，受控设备短路时，还能保护系统不受损害。
　　2．4 过零检测电路中的光电隔离
　　零交叉，即过零检测，指交流电压过零点被自动检测进而产生驱动信号，使电子开关在此时刻开始开通。现代的零交叉技术已与光电耦合技术相结合。图5为一种单片机数控交流调压器中可使用的过零检测电路。
　　220V交流电压经电阻R1限流后直接加到2个反向并联的光电耦合器GD1，GD2的输入端。在交流电源的正负半周，GD1和GD2分别导通，U0输出低电平，在交流电源正弦波过零的瞬间，GD1和GD2均不导通，U0输出高电平。该脉冲信号经非门整形后作为单片机的中断请求信号和可控硅的过零同步信号。
　　3 注意事项
　　(1) 在光电耦合器的输入部分和输出部分必须分别采用独立的电源，若两端共用一个电源，则光电耦合器的隔离作用将失去意义。
　　(2) 当用光电耦合起来隔离输入输出通道室，必须对所有的信号(包括数字量信号、控制量信号、状态信号)全部隔离，使得被隔离的两边没有任何电气上的联系，否则这种隔离是没有意义的。上拉电阻：
　　1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
　　2、OC门电路必须加上拉电阻，才能使用。
　　3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
　　4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
　　5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
　　6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。
　　7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
　　上拉电阻阻值的选择原则包括:
　　1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
　　2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
　　3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑
　　以上三点,通常在1k到10k之间选取。对下拉电阻也有类似道理
　　对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：
　　1． 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
　　2． 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
　　3． 高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
　　4． 频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。
　　下拉电阻的设定的原则和上拉电阻是一样的。
　　OC门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于100uA,设输出口驱动电流约500uA，标准工作电压是5V，输入口的高低电平门限为0.8V(低于此值为低电平)；2V(高电平门限值)。
　　选上拉电阻时：
　　500uA x 8.4K= 4.2即选大于8.4K时输出端能下拉至0.8V以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于0.8V即可。
　　当输出高电平时，忽略管子的漏电流，两输入口需200uA
　　200uA x15K=3V即上拉电阻压降为3V，输出口可达到2V，此阻值为最大阻值，再大就拉不到2V了。选10K可用。COMS门的可参考74HC系列
　　设 计时管子的漏电流不可忽略，IO口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输 出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）
　　在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。
　　1. 电阻作用：
　　接电组就是为了防止输入端悬空
　　减弱外部电流对芯片产生的干扰
　　保护cmos内的保护二极管,一般电流不大于10mA
　　上拉和下拉、限流
　　改变电平的电位，常用在TTL-CMOS匹配
　　在引脚悬空时有确定的状态
　　增加高电平输出时的驱动能力。
　　为OC门提供电流
　　要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。
　　如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之，
　　尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!
　　2、定义：
　　上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！
　　上拉是对器件注入电流，下拉是输出电流
　　弱强只是上拉电阻的阻值不同，没有什么严格区分
　　对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。
　　3、为什么要使用拉电阻：
　　一般作单键触发使用时，如果IC本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在IC外部另接一电阻。
　　数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！
　　一般说的是I/O端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I/O端口的输出类似与一个三极管的C，当C接通过一个电阻和电源连 接在一起的时候，该电阻成为上C拉电阻，也就是说，如果该端口正常时为高电平，C通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为 低电平，作用吗：
　　比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于检测低电平的输入。
　　上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流封装，就是指把硅片上的电路管脚,用导线接引到外部接头处,以便与其它器件连接.封装形式是指安装半导体集成电路芯片用的外壳。它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用，而且还通过芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印刷电路板上的导线与其他器件相连接，从而实现内部芯片与外部电路的连接。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一方面，封装后的芯片也更便于安装和运输。由于封装技术的好坏还直接影响到芯片自身性能的发挥和与之连接的PCB(印制电路板)的设计和制造，因此它是至关重要的。
　　衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越接近1越好。封装时主要考虑的因素：
　　1、 芯片面积与封装面积之比为提高封装效率，尽量接近1：1；
　　2、 引脚要尽量短以减少延迟，引脚间的距离尽量远，以保证互不干扰，提高性能；
　　3、 基于散热的要求，封装越薄越好。
　　封装主要分为DIP双列直插和SMD贴片封装两种。从结构方面，封装经历了最早期的晶体管TO（如TO-89、TO92）封装发展到了双列直插封装，随后由PHILIP公司开发出了SOP小外型封装，以 后逐渐派生出SOJ（J型引脚小外形封装）、TSOP（薄小外形封装）、VSOP（甚小外形封装）、 SSOP（缩小型SOP）、TSSOP（薄的缩小型SOP）及SOT（小外形晶体管）、SOIC（小外形集成电路）等。从材料介质方面，包括金属、陶瓷、塑料、塑料，目前很多高强度工作条件需求的电路如军工和宇航级别仍有大量的金属封装。
　　封装大致经过了如下发展进程：
　　结构方面：TO－>DIP－>PLCC－>QFP－>BGA －>CSP；
　　材料方面：金属、陶瓷－>陶瓷、塑料－>塑料；
　　引脚形状：长引线直插－>短引线或无引线贴装－>球状凸点；
　　装配方式：通孔插装－>表面组装－>直接安装
　　具体的封装形式
　　
　　封装类型70种
　　70种IC封装术语
　　1、BGA(ball grid array)
　　球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用以
　　代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也称为凸
　　点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。
　　封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚
　　BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不
　　用担心QFP 那样的引脚变形问题。
　　该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可
　　能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在也有
　　一些LSI 厂家正在开发500 引脚的BGA。
　　BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为，
　　由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
　　美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为
　　GPAC(见OMPAC 和GPAC)。
　　2、BQFP(quad flat package with bumper)
　　带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫)以
　　防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中采用
　　此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。
　　3、碰焊PGA(butt joint pin grid array)
　　表面贴装型PGA 的别称(见表面贴装型PGA)。
　　4、C－(ceramic)
　　表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
　　5、Cerdip
　　用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有
　　玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中心
　　距2.54mm，引脚数从8 到42。在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。
　　6、Cerquad
　　表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗
　　口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1.5～
　　2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、
　　0.4mm 等多种规格。引脚数从32 到368。
　　7、CLCC(ceramic leaded chip carrier)
　　带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。
　　带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为
　　QFJ、QFJ－G(见QFJ)。
　　8、COB(chip on board)
　　板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基
　　板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆
　　盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片
　　焊技术。
　　9、DFP(dual flat package)
　　双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。
　　10、DIC(dual in-line ceramic package)
　　陶瓷DIP(含玻璃密封)的别称(见DIP).
　　11、DIL(dual in-line)
　　DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。
　　12、DIP(dual in-line package)
　　双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。
　　DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。
　　引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm
　　和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加区分，
　　只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。
　　13、DSO(dual small out-lint)
　　双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
　　14、DICP(dual tape carrier package)
　　双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于利
　　用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为定制品。
　　另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在日本，按照EIAJ(日本电子机械工
　　业)会标准规定，将DICP 命名为DTP。
　　15、DIP(dual tape carrier package)
　　同上。日本电子机械工业会标准对DTCP 的命名(见DTCP)。
　　16、FP(flat package)
　　扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采
　　用此名称。
　　17、flip-chip
　　倒焊芯片。裸芯片封装技术之一，在LSI 芯片的电极区制作好金属凸点，然后把金属凸点
　　与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有封装技
　　术中体积最小、最薄的一种。
　　但如果基板的热膨胀系数与LSI 芯片不同，就会在接合处产生反应，从而影响连接的可靠
　　性。因此必须用树脂来加固LSI 芯片，并使用热膨胀系数基本相同的基板材料。
　　18、FQFP(fine pitch quad flat package)
　　小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采
　　用此名称。
　　19、CPAC(globe top pad array carrier)
　　美国Motorola 公司对BGA 的别称(见BGA)。
　　20、CQFP(quad fiat package with guard ring)
　　带保护环的四侧引脚扁平封装。塑料QFP 之一，引脚用树脂保护环掩蔽，以防止弯曲变形。
　　在把LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。这种封装
　　在美国Motorola 公司已批量生产。引脚中心距0.5mm，引脚数最多为208 左右。
　　21、H-(with heat sink)
　　表示带散热器的标记。例如，HSOP 表示带散热器的SOP。
　　22、pin grid array(surface mount type)
　　表面贴装型PGA。通常PGA 为插装型封装，引脚长约3.4mm。表面贴装型PGA 在封装的
　　底面有陈列状的引脚，其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法，因而也称
　　为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA 小一半，所以封装本体可制作得不
　　怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI 用的封装。封装的基材有多层陶
　　瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
　　23、JLCC(J-leaded chip carrier)
　　J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半
　　导体厂家采用的名称。
　　24、LCC(Leadless chip carrier)
　　无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是高
　　速和高频IC 用封装，也称为陶瓷QFN 或QFN－C(见QFN)。
　　25、LGA(land grid array)
　　触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现已
　　实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速逻辑
　　LSI 电路。
　　LGA 与QFP 相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻抗
　　小，对于高速LSI 是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用。预计
　　今后对其需求会有所增加。
　　26、LOC(lead on chip)
　　芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的
　　中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面附近的
　　结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。
　　27、LQFP(low profile quad flat package)
　　薄型QFP。指封装本体厚度为1.4mm 的QFP，是日本电子机械工业会根据制定的新QFP
　　外形规格所用的名称。
　　28、L－QUAD
　　陶瓷QFP 之一。封装基板用氮化铝，基导热率比氧化铝高7～8 倍，具有较好的散热性。
　　封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑LSI 开发的一种封装，
　　在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚(0.65mm
　　中心距)的LSI 逻辑用封装，并于1993 年10 月开始投入批量生产。
　　29、MCM(multi-chip module)
　　多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可分
　　为MCM－L，MCM－C 和MCM－D 三大类。
　　MCM－L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低。
　　MCM－C 是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使
　　用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM－L。
　　MCM－D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组件。
　　布线密谋在三种组件中是最高的，但成本也高。
　　30、MFP(mini flat package)
　　小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。
　　31、MQFP(metric quad flat package)
　　按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为
　　0.65mm、本体厚度为3.8mm～2.0mm 的标准QFP(见QFP)。
　　32、MQUAD(metal quad)
　　美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材，用粘合剂密封。在自然空冷
　　条件下可容许2.5W～2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产。
　　33、MSP(mini square package)
　　QFI 的别称(见QFI)，在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。
　　34、OPMAC(over molded pad array carrier)
　　模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见
　　BGA)。
　　35、P－(plastic)
　　表示塑料封装的记号。如PDIP 表示塑料DIP。
　　36、PAC(pad array carrier)
　　凸点陈列载体，BGA 的别称(见BGA)。
　　37、PCLP(printed circuit board leadless package)
　　印刷电路板无引线封装。日本富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。引
　　脚中心距有0.55mm 和0.4mm 两种规格。目前正处于开发阶段。
　　38、PFPF(plastic flat package)
　　塑料扁平封装。塑料QFP 的别称(见QFP)。部分LSI 厂家采用的名称。
　　39、PGA(pin grid array)
　　陈列引脚封装。插装型封装之一，其底面的垂直引脚呈陈列状排列。封装基材基本上都采
　　用多层陶瓷基板。在未专门表示出材料名称的情况下，多数为陶瓷PGA，用于高速大规模逻辑
　　LSI 电路。成本较高。引脚中心距通常为2.54mm，引脚数从64 到447 左右。
　　了为降低成本，封装基材可用玻璃环氧树脂印刷基板代替。也有64～256 引脚的塑料PGA。
　　另外，还有一种引脚中心距为1.27mm 的短引脚表面贴装型PGA(碰焊PGA)。(见表面贴装
　　型PGA)。
　　40、piggy back
　　驮载封装。指配有插座的陶瓷封装，形关与DIP、QFP、QFN 相似。在开发带有微机的设
　　备时用于评价程序确认操作。例如，将EPROM 插入插座进行调试。这种封装基本上都是定制
　　品，市场上不怎么流通。
　　41、PLCC(plastic leaded chip carrier)
　　带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出，呈丁字形，
　　是塑料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM 中采用，现在已经普
　　及用于逻辑LSI、DLD(或程逻辑器件)等电路。引脚中心距1.27mm，引脚数从18 到84。
　　J 形引脚不易变形，比QFP 容易操作，但焊接后的外观检查较为困难。
　　PLCC 与LCC(也称QFN)相似。以前，两者的区别仅在于前者用塑料，后者用陶瓷。但现
　　在已经出现用陶瓷制作的J 形引脚封装和用塑料制作的无引脚封装(标记为塑料LCC、PCLP、P
　　－LCC 等)，已经无法分辨。为此，日本电子机械工业会于1988 年决定，把从四侧引出J 形引
　　脚的封装称为QFJ，把在四侧带有电极凸点的封装称为QFN(见QFJ 和QFN)。
　　42、P－LCC(plastic teadless chip carrier)(plastic leaded chip currier)
　　有时候是塑料QFJ 的别称，有时候是QFN(塑料LCC)的别称(见QFJ 和QFN)。部分
　　LSI 厂家用PLCC 表示带引线封装，用P－LCC 表示无引线封装，以示区别。
　　43、QFH(quad flat high package)
　　四侧引脚厚体扁平封装。塑料QFP 的一种，为了防止封装本体断裂，QFP 本体制作得
　　较厚(见QFP)。部分半导体厂家采用的名称。
　　44、QFI(quad flat I-leaded packgac)
　　四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出，向下呈I 字。
　　也称为MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分，贴装占有面积小
　　于QFP。
　　日立制作所为视频模拟IC 开发并使用了这种封装。此外，日本的Motorola 公司的PLL IC
　　也采用了此种封装。引脚中心距1.27mm，引脚数从18 于68。
　　45、QFJ(quad flat J-leaded package)
　　四侧J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出，向下呈J 字形。
　　是日本电子机械工业会规定的名称。引脚中心距1.27mm。
　　材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC)，用于微机、门陈列、
　　DRAM、ASSP、OTP 等电路。引脚数从18 至84。
　　陶瓷QFJ 也称为CLCC、JLCC(见CLCC)。带窗口的封装用于紫外线擦除型EPROM 以及
　　带有EPROM 的微机芯片电路。引脚数从32 至84。
　　46、QFN(quad flat non-leaded package)
　　四侧无引脚扁平封装。表面贴装型封装之一。现在多称为LCC。QFN 是日本电子机械工业
　　会规定的名称。封装四侧配置有电极触点，由于无引脚，贴装占有面积比QFP 小，高度比QFP
　　低。但是，当印刷基板与封装之间产生应力时，在电极接触处就不能得到缓解。因此电极触点
　　难于作到QFP 的引脚那样多，一般从14 到100 左右。
　　材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。
　　塑料QFN 是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除1.27mm 外，
　　还有0.65mm 和0.5mm 两种。这种封装也称为塑料LCC、PCLC、P－LCC 等。
　　47、QFP(quad flat package)
　　四侧引脚扁平封装。表面贴装型封装之一，引脚从四个侧面引出呈海鸥翼(L)型。基材有陶
　　瓷、金属和塑料三种。从数量上看，塑料封装占绝大部分。当没有特别表示出材料时，多数情
　　况为塑料QFP。塑料QFP 是最普及的多引脚LSI 封装。不仅用于微处理器，门陈列等数字逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距有1.0mm、0.8mm、
　　0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中最多引脚数为304。
　　日本将引脚中心距小于0.65mm 的QFP 称为QFP(FP)。但现在日本电子机械工业会对QFP
　　的外形规格进行了重新评价。在引脚中心距上不加区别，而是根据封装本体厚度分为
　　QFP(2.0mm～3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三种。
　　另外，有的LSI 厂家把引脚中心距为0.5mm 的QFP 专门称为收缩型QFP 或SQFP、VQFP。
　　但有的厂家把引脚中心距为0.65mm 及0.4mm 的QFP 也称为SQFP，至使名称稍有一些混乱。
　　QFP 的缺点是，当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已
　　出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见BQFP)；带树脂保护
　　环覆盖引脚前端的GQFP(见GQFP)；在封装本体里设置测试凸点、放在防止引脚变形的专用夹
　　具里就可进行测试的TPQFP(见TPQFP)。
　　在逻辑LSI 方面，不少开发品和高可靠品都封装在多层陶瓷QFP 里。引脚中心距最小为
　　0.4mm、引脚数最多为348 的产品也已问世。此外，也有用玻璃密封的陶瓷QFP(见Gerqad)。
　　48、QFP(FP)(QFP fine pitch)
　　小中心距QFP。日本电子机械工业会标准所规定的名称。指引脚中心距为0.55mm、0.4mm、
　　0.3mm 等小于0.65mm 的QFP(见QFP)。
　　49、QIC(quad in-line ceramic package)
　　陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。
　　50、QIP(quad in-line plastic package)
　　塑料QFP 的别称。部分半导体厂家采用的名称(见QFP)。
　　51、QTCP(quad tape carrier package)
　　四侧引脚带载封装。TCP 封装之一，在绝缘带上形成引脚并从封装四个侧面引出。是利用
　　TAB 技术的薄型封装(见TAB、TCP)。
　　52、QTP(quad tape carrier package)
　　四侧引脚带载封装。日本电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用的
　　名称(见TCP)。
　　53、QUIL(quad in-line)
　　QUIP 的别称(见QUIP)。
　　54、QUIP(quad in-line package)
　　四列引脚直插式封装。引脚从封装两个侧面引出，每隔一根交错向下弯曲成四列。引脚中
　　心距1.27mm，当插入印刷基板时，插入中心距就变成2.5mm。因此可用于标准印刷线路板。是
　　比标准DIP 更小的一种封装。日本电气公司在台式计算机和家电产品等的微机芯片中采用了些
　　种封装。材料有陶瓷和塑料两种。引脚数64。
　　55、SDIP (shrink dual in-line package)
　　收缩型DIP。插装型封装之一，形状与DIP 相同，但引脚中心距(1.778mm)小于DIP(2.54mm)，
　　因而得此称呼。引脚数从14 到90。也有称为SH－DIP 的。材料有陶瓷和塑料两种。
　　56、SH－DIP(shrink dual in-line package)
　　同SDIP。部分半导体厂家采用的名称。
　　57、SIL(single in-line)
　　SIP 的别称(见SIP)。欧洲半导体厂家多采用SIL 这个名称。
　　58、SIMM(single in-line memory module)
　　单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插座
　　的组件。标准SIMM 有中心距为2.54mm 的30 电极和中心距为1.27mm 的72 电极两种规格。
　　在印刷基板的单面或双面装有用SOJ 封装的1 兆位及4 兆位DRAM 的SIMM 已经在个人
　　计算机、工作站等设备中获得广泛应用。至少有30～40％的DRAM 都装配在SIMM 里。
　　59、SIP(single in-line package)
　　单列直插式封装。引脚从封装一个侧面引出，排列成一条直线。当装配到印刷基板上时封
　　装呈侧立状。引脚中心距通常为2.54mm，引脚数从2 至23，多数为定制产品。封装的形状各
　　异。也有的把形状与ZIP 相同的封装称为SIP。
　　60、SK－DIP(skinny dual in-line package)
　　DIP 的一种。指宽度为7.62mm、引脚中心距为2.54mm 的窄体DIP。通常统称为DIP(见
　　DIP)。
　　61、SL－DIP(slim dual in-line package)
　　DIP 的一种。指宽度为10.16mm，引脚中心距为2.54mm 的窄体DIP。通常统称为DIP。
　　62、SMD(surface mount devices)
　　表面贴装器件。偶而，有的半导体厂家把SOP 归为SMD(见SOP)。
　　63、SO(small out-line)
　　SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。
　　64、SOI(small out-line I-leaded package)
　　I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形，中心距
　　1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引脚数
　　26。
　　65、SOIC(small out-line integrated circuit)
　　SOP 的别称(见SOP)。国外有许多半导体厂家采用此名称。
　　66、SOJ(Small Out-Line J-Leaded Package)
　　J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J 字形，故此得名。
　　通常为塑料制品，多数用于DRAM 和SRAM 等存储器LSI 电路，但绝大部分是DRAM。用SOJ
　　封装的DRAM 器件很多都装配在SIMM 上。引脚中心距1.27mm，引脚数从20 至40(见SIMM)。
　　67、SQL(Small Out-Line L-leaded package)
　　按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。
　　68、SONF(Small Out-Line Non-Fin)
　　无散热片的SOP。与通常的SOP 相同。为了在功率IC 封装中表示无散热片的区别，有意
　　增添了NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。
　　69、SOF(small Out-Line package)
　　小外形封装。表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有塑料
　　和陶瓷两种。另外也叫SOL 和DFP。
　　SOP 除了用于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。在输入输出端子不
　　超过10～40 的领域，SOP 是普及最广的表面贴装封装。引脚中心距1.27mm，引脚数从8～44。
　　另外，引脚中心距小于1.27mm 的SOP 也称为SSOP；装配高度不到1.27mm 的SOP 也称为
　　TSOP(见SSOP、TSOP)。还有一种带有散热片的SOP。
　　70、SOW (Small Outline Package(Wide-Jype))
　　宽体SOP。部分半导体厂家采用的名称

本文转自
http://blog.163.com/symphony_sol/blog/static/3027962320079511444882/