、实验目的
掌握例化语句的使用方法,掌握使用程序文本和原理图结合方法设计电路,掌握利用包含算术操作符的重载函数的使用。
二、实验内容
首先用VHDL语言设计1位全加器,仿真验证其正确性,并将其封装成一个元件;设计串行4位加法器的电路,调用1位全加器设计4位加法器的原理图。通过编译、仿真验证功能正确性。
直接通过调用算术操作符的重载函数,利用VHDL语言设计4位全加器。
三.具体流程如下视频所示:
https://live.csdn.net/v/215229
请移步观看