![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
电路设计
数字电路设计相关
gitCyan
这个作者很懒,什么都没留下…
展开
-
Spyglass打印信息分类
来源于同事笔记: - Ac_unsync01: 单bit信号没有double sync同步; - Ac_unsync02: 多bit信号没有同步(多bit信号不能使用double sync同步或者有不同时钟域信号的汇聚); - Ac_cdc01a : fast clock to slow clock, fast clock数据宽度不够; - Ac_glitch03: double...原创 2019-10-29 13:03:41 · 1390 阅读 · 0 评论 -
20191022-1句话速记
timing model里面create一级clock pin信息是为了在timing model中体现transition信息;如果直接create在boundary pin上那么ideal transition会是0,analog macro输出的最后一级transition在STA时体现不到。Q: 是否可以通过设置input transition来解决呢?...原创 2019-10-22 11:27:14 · 94 阅读 · 0 评论 -
20120828mbist释义
概念:BIST:Build-In Self Test, 内建自测。是设计时在电路中植入相关功能电路用于提供自我测试功能的技术,以此降低器件测试对自动测试设备(ATE)的依赖程度。BIST技术大概分为两类,LogicBIST和MemoryBIST。前者多用于测试随机逻辑电路,使用伪随机测试码生成器来产生输入;后者只用于存储器测试。比较少见的还有ArrayBIST(专用于嵌入式存储器...原创 2018-05-06 15:13:31 · 440 阅读 · 0 评论 -
20120910验证tips
1、保证自己跑过的每个case都有log/fsdb文件存档;2、当case review出现问题时,将问题波形、log文件另存到以现象命名的特殊临时文件夹,防止被覆盖;3、问题最终定位后,留下清晰的定位记录,写明问题根因、解决方法、出现和解决时间及相关责任人,保留最后一次正确通过的case的log/fsdb文件,删除错误的临时文件夹。20120914 1. 验对和验错 也即功能...原创 2018-05-06 15:19:08 · 95 阅读 · 0 评论