Verilog语法

1基础知识 2数据类型 3运算符

一.基础知识

逻辑值
逻辑0：低电平， 对应电路GND
逻辑1：高电平， 对应电路VCC
逻辑X：未知， 有可能高电平，有可能低电平 肯定是高或者低
逻辑Z：高阻态，外部没有激励信号，悬空状态 他没有输入，可能高可能低可能在中间

数字进制格式
二进制 八进制 十进制 十六进制
b o d h
二进制 4’b0101 4表示位宽 b表示二进制，0101是十进制5 如果是’b0101 就是默认的32’b0101
十进制 4’d2表示四位十进制数字2（二进制0010） 如果是100 就是默认的32’d100
十六进制 4’ha表示四位十六进制数字a （二进制1010）
16’b1001_1010_1010_1001 = 16’h9AA9 下划线编译的时候忽略 是为了增加可读性

标识符
用于定义模块名 端口名 信号名等
任意一组字母 数字 $符号 和下划线 第一个必须是字母或者下划线，区分大小写
不建议大小写混合使用 普通内部信号建议全部小写，信号命名体现信号的含义，简洁清晰易懂

二.数据类型

三大数据类型：1.寄存器数据类型 2.线网数据类型 3.参数数据类型
真正在数据电路中起作用的是寄存器数据类型和线网数据类型

1.寄存器类型
寄存器表示一个抽象的数据存储单元，通过赋值语句可以改变寄存器存储的值 关键字是reg reg类型数据的默认初始值为不定值X
reg [31:0] delay_cnt;
[31：0]31到0表示寄存器的位宽，表示是一个32位的寄存器，高位在前面，