STM32F10xxx参考手册注解（二）

存储器与总线架构

系统架构

在小容量、中容量和大容量产品中，主系统由以下部分构成：

四个驱动单元：
─ Cortex™-M3内核DCode总线(D-bus)
─ Cortex™-M3系统总线(S-bus) 
─ 通用DMA1
─ 通用DMA2 

Cortex™-M3内核DCode总线(D-bus):
        DCode总线（有时称为D-bus）是ARM Cortex-M3微控制器内核中用于数据传输的总线之一。它主要负责从Flash存储器或其他非易失性存储器中取指（Fetch），即将指令读取到指令流水线中。
        DCode总线是Cortex-M3内核与存储器系统之间指令传输的通道，确保CPU能够按照程序顺序执行存储在存储器中的指令。
Cortex™-M3系统总线(S-bus):
        系统总线（S-bus）在Cortex-M3微控制器内核中用于数据传输，但它与DCode总线不同，因为它处理的是数据访问而不是指令取指。
        S-bus连接Cortex-M3内核与存储器系统中的数据存储器，允许CPU读写数据到RAM或其他数据存储器区域。
通用DMA1和通用DMA2:
        DMA（Direct Memory Access）是直接内存访问的缩写，它是一种允许某些硬件子系统在主处理器之外独立地读写内存的技术。
        通用DMA1和通用DMA2是指微控制器中两个不同的DMA控制器，每个控制器都能管理多个DMA通道，这些通道可以独立地配置以执行内存到内存、外设到内存或内存到外设的数据传输。
        通过使用DMA，处理器可以将数据传输任务委托给DMA控制器，从而释放处理器来处理其他任务，提高系统整体效率。

四个被动单元
─ 内部SRAM 
─ 内部闪存存储器
─ FSMC 
─ AHB到APB的桥(AHB2APBx)，它连接所有的APB设备

内部SRAM：
        SRAM（Static Random-Access Memory，静态随机存取存储器）是一种易失性存储器，它在微控制器内部提供快速的数据读写能力。
        内部SRAM通常用于存储临时变量、堆栈和程序执行期间需要快速访问的其他数据。由于其速度较快，CPU可以直接与其交互，无需通过外部总线。
内部闪存存储器：
        闪存存储器（Flash Memory）是一种非易失性存储器，即使在电源关闭后也能保持存储的数据。
        在微控制器中，内部闪存存储器通常用于存储程序代码和一些固定不变的数据。与SRAM不同，闪存存储器的写入速度较慢，但读取速度较快，并且数据可以长期保存。
FSMC：
        FSMC（Flexible Static Memory Controller，灵活静态存储器控制器）是STM32微控制器中用于管理外部存储器的接口。
        通过FSMC，STM32可以与多种类型的外部存储器（如SRAM、NOR Flash、NAND Flash等）进行通信。FSMC提供了灵活的地址映射和数据宽度配置，以适应不同类型的存储器。
AHB到APB的桥（AHB2APBx）：
        AHB（Advanced High-performance Bus，高级高性能总线）和APB（Advanced Peripheral Bus，高级外设总线）是ARM架构中两种常见的总线类型。
AHB是一种高性能、高吞吐量的总线，用于连接处理器核心和高速存储器以及需要高带宽的外设。
        APB是一种简单的外设总线，用于连接低速外设。
        AHB到APB的桥（AHB2APBx）是一个桥接器，它允许AHB总线上的主设备（如CPU）与APB总线上的从设备（如外设）进行通信。这种桥接器在微控制器架构中起到了连接不同总线域的重要作用。

系统结构图：

ICode总线
        该总线将Cortex™-M3内核的指令总线与闪存指令接口相连接。指令预取在此总线上完成。
DCode总线
        该总线将Cortex™-M3内核的DCode总线与闪存存储器的数据接口相连接(常量加载和调试访问)。
系统总线
        此总线连接Cortex™-M3内核的系统总线(外设总线)到总线矩阵，总线矩阵协调着内核和DMA间的访问。
DMA总线
        此总线将DMA的AHB主控接口与总线矩阵相联，总线矩阵协调着CPU的DCode和DMA到
SRAM、闪存和外设的访问。
总线矩阵
        总线矩阵协调内核系统总线和DMA主控总线之间的访问仲裁，仲裁利用轮换算法。在互联型产品中，总线矩阵包含5个驱动部件(CPU的DCode、系统总线、以太网DMA、DMA1总线和DMA2总线)和3个从部件(闪存存储器接口(FLITF)、SRAM和AHB2APB桥)。在其它产品中总线矩阵包含4个驱动部件(CPU的DCode、系统总线、DMA1总线和DMA2总线)和4个被动部件(闪存存储器接口(FLITF)、SRAM、FSMC和AHB2APB桥)。
        AHB外设通过总线矩阵与系统总线相连，允许DMA访问。

AHB/APB桥(APB)
        两个AHB/APB桥在AHB和2个APB总线间提供同步连接。APB1操作速度限于36MHz，APB2操作于全速(最高72MHz)。
        有关连接到每个桥的不同外设的地址映射请参考表1。在每一次复位以后，所有除SRAM和FLITF以外的外设都被关闭，在使用一个外设之前，必须设置寄存器RCC_AHBENR来打开该外设的时钟。

注意： 当对APB寄存器进行8位或者16位访问时，该访问会被自动转换成32位的访问：桥会自动将8位或者32位的数据扩展以配合32位的向量。

在互联型产品中，主系统由以下部分构成：
● 五个驱动单元：
─ Cortex™-M3内核DCode总线(D-bus)，和系统总线(S-bus) 
─ 通用DMA1和通用DMA2 
─ 以太网DMA 
● 三个被动单元
─ 内部SRAM 
─ 内部闪存存储器
─ AHB到APB的桥(AHB2APBx)，它连接所有的APB设备

        以太网DMA（Direct Memory Access）是一种数据传输机制，它允许数据在不经过CPU的情况下，直接在内存和外设（如以太网控制器）之间传输。以太网DMA特别用于高速以太网控制器等设备，在外部网络和系统内存之间传输数据。它的作用主要是减少CPU的负载，提高数据传输的效率。
        以太网DMA的操作可以分为DMA读操作和DMA写操作。DMA写操作将来自网络的数据写入以太网控制器内部的FIFO，然后以太网控制器以突发方式将数据写入内存。DMA读操作则是以太网控制器从内存中取得数据，写入其内部的FIFO中，然后再从FIFO中读出数据发送到网络上。
        以太网DMA描述符包含了地址和长度等信息，用于描述数据缓冲区的位置和大小。DMA描述符的结构可以是环形或链表形式，以适应不同的数据传输需求。
        总的来说，以太网DMA是一种高效的数据传输方式，能够减少CPU的介入，提高数据传输的效率和速度。

系统结构图：

存储器组织

        程序存储器、数据存储器、寄存器和输入输出端口被组织在同一个4GB的线性地址空间内。
        数据字节以小端格式存放在存储器中。一个字里的最低地址字节被认为是该字的最低有效字
节，而最高地址字节是最高有效字节。
        可访问的存储器空间被分成8个主要块，每个块为512MB。
        其他所有没有分配给片上存储器和外设的存储器空间都是保留的地址空间，请参考相应器件的
数据手册中的存储器映像图。

存储器映像

起始地址	外设	总线
0x5000 0000 – 0x5003 FFFF	USB OTG全速	AHB
0x4003 0000 – 0x4FFF FFFF	保留
0x4002 8000 – 0x4002 9FFF	以太网
0x4002 3400 - 0x4002 3FFF	保留	AHB
0x4002 3000 - 0x4002 33FF	CRC
0x4002 2000 - 0x4002 23FF	闪存存储器接口
0x4002 1400 - 0x4002 1FFF	保留
0x4002 1000 - 0x4002 13FF	复位和时钟控制（RCC）
0x4002 0800 - 0x4002 0FFF	保留
0x4002 0400 - 0x4002 07FF	DMA2
0x4002 0000 - 0x4002 03FF	DMA1
0x4001 8400 - 0x4001 7FFF	保留
0x4001 8000 - 0x4001 83FF	SDIO
0x4001 4000 - 0x4001 7FFF	保留	APB2
0x4001 3C00 - 0x4001 3FFF	ADC3
0x4001 3800 - 0x4001 3BFF	USART1
0x4001 3400 - 0x4001 37FF	TIM8
0x4001 3000 - 0x4001 33FF	SPI1
0x4001 2C00 - 0x4001 2FFF	TIM1
0x4001 2800 - 0x4001 2BFF	ADC2
0x4001 2400 - 0x4001 27FF	ADC1
0x4001 2000 - 0x4001 23FF	GPIO_G
0x4001 2000 - 0x4001 23FF	GPIO_F
0x4001 1800 - 0x4001 1BFF	GPIO_E
0x4001 1400 - 0x4001 17FF	GPIO_D
0x4001 1000 - 0x4001 13FF	GPIO_C
0X4001 0C00 - 0x4001 0FFF	GPIO_B
0x4001 0800 - 0x4001 0BFF	GPIO_A
0x4001 0400 - 0x4001 07FF	EXTI
0x4001 0000 - 0x4001 03FF	AFIO
0x4000 7800 - 0x4000FFFF	保留	APB1
0x4000 7400 - 0x4000 77FF	DAC
0x4000 7000 - 0x4000 73FF	电源控制（PWR）
0x4000 6C00 - 0x4000 6FFF	后备寄存器（BKP）
0x4000 6800 - 0x4000 6BFF	bxCAN2
0x4000 6400 - 0x4000 67FF	bxCAN1
0x4000 6000 (1) - 0x4000 63FF	USB/CAN共享的512字节SRAM
0x4000 5C00 - 0x4000 5FFF	USB全速设备寄存器
0x4000 5800 - 0x4000 5BFF	I2C2
0x4000 5400 - 0x4000 57FF	I2C1
0x4000 5000 - 0x4000 53FF	UART5
0x4000 4C00 - 0x4000 4FFF	UART4
0x4000 4800 - 0x4000 4BFF	USART3
0x4000 4400 - 0x4000 47FF	USART2
0x4000 4000 - 0x4000 3FFF	保留
0x4000 3C00 - 0x4000 3FFF	SPI3/I2S2
0x4000 3800 - 0x4000 3BFF	SPI2/I2S3
0x4000 3400 - 0x4000 37FF	保留
0x4000 3000 - 0x4000 33FF	独立看门狗（IWDG）
0x4000 2C00 - 0x4000 2FFF	窗口看门狗（WWDG）
0x4000 2800 - 0x4000 2BFF	RTC
0x4000 1800 - 0x4000 27FF	保留
0x4000 1400 - 0x4000 17FF	TIM7
0x4000 1000 - 0x4000 13FF	TIM6
0x4000 0C00 - 0x4000 0FFF	TIM5
0x4000 0800 - 0x4000 0BFF	TIM4
0x4000 0400 - 0x4000 07FF	TIM3
0x4000 0000 - 0x4000 03FF	TIM2
只在小容量、中容量和大容量的产品中才有这个共享的SRAM 区域，互联型产品中没有这个区域。

外设部分和寄存器映像部分会在后文陆续讲到，或者单开一章说明

嵌入式SRAM

        STM32F10xxx内置64K字节的静态SRAM。它可以以字节、半字(16位)或全字(32位)访问。SRAM的起始地址是0x2000 0000。

位段

        Cortex™-M3存储器映像包括两个位段(bit-band)区。这两个位段区将别名存储器区中的每个字映射到位段存储器区的一个位，在别名存储区写入一个字具有对位段区的目标位执行读-改-写操作的相同效果。
        在STM32F10xxx里，外设寄存器和SRAM都被映射到一个位段区里，这允许执行单一的位段的写和读操作。
        下面的映射公式给出了别名区中的每个字是如何对应位带区的相应位的：
bit_word_addr = bit_band_base + (byte_offset×32) + (bit_number×4)

bit_word_addr是别名存储器区中字的地址，它映射到某个目标位。
bit_band_base是别名区的起始地址。
byte_offset是包含目标位的字节在位段里的序号
bit_number是目标位所在位置(0-31) 

例子：
下面的例子说明如何映射别名区中SRAM地址为0x20000300的字节中的位2：
0x22006008 = 0x22000000 + (0x300×32) + (2×4). 
对0x22006008地址的写操作与对SRAM中地址0x20000300字节的位2执行读-改-写操作有着相同的效果。
读0x22006008地址返回SRAM中地址0x20000300字节的位2的值(0x01 或 0x00)。

嵌入式闪存

高性能的闪存模块有以下的主要特性：
高达512K字节闪存存储器结构：闪存存储器有主存储块和信息块组成：

─ 主存储块容量：
小容量产品主存储块最大为4K×64位，每个存储块划分为32个1K字节的页(见表2)。
中容量产品主存储块最大为16K×64位，每个存储块划分为128个1K字节的页(见表3)。
大容量产品主存储块最大为64K×64位，每个存储块划分为256个2K字节的页(见表4)。
互联型产品主存储块最大为32K×64位，每个存储块划分为128个2K字节的页(见表5)。

─ 信息块容量： 
小容量，中容量，大容量产品有258×64位(见表2,3,4)

 互联型产品有2360×64位(见表5)

闪存存储器接口的特性为：
● 带预取缓冲器的读接口(每字为2×64位) 
● 选择字节加载器
● 闪存编程/擦除操作
● 访问/写保护

闪存读取

        闪存的指令和数据访问是通过AHB总线完成的。预取模块是用于通过ICode总线读取指令的。仲裁是作用在闪存接口，并且DCode总线上的数据访问优先。
读访问可以有以下配置选项：
● 等待时间：可以随时更改的用于读取操作的等待状态的数量。
● 预取缓冲区(2个64位)：在每一次复位以后被自动打开，由于每个缓冲区的大小(64位)与闪存的带宽相同，因此只通过需一次读闪存的操作即可更新整个缓冲区的内容。由于预取缓冲区的存在，CPU可以工作在更高的主频。CPU每次取指最多为32位的字，取一条指令时，下一条指令已经在缓冲区中等待。
● 半周期：用于功耗优化。

注： 1. 这些选项应与闪存存储器的访问时间一起使用。等待周期体现了系统时钟(SYSCLK)频率与闪存访问时间的关系：
        0等待周期，当 0 < SYSCLK < 24MHz 
        1等待周期，当 24MHz < SYSCLK ≤ 48MHz 
        2等待周期，当 48MHz < SYSCLK ≤ 72MHz 
 2 . 半周期配置不能与使用了预分频器的AHB一起使用，时钟系统应该等于HCLK时钟。该特性只能用在时钟频率为8MHz或低于8MHz时，可以直接使用的内部RC振荡器(HSI)，或者是主振荡器(HSE)，但不能用PLL。
 3. 当AHB预分频系数不为1时，必须置预取缓冲区处于开启状态。 
 4. 只有在系统时钟(SYSCLK)小于24MHz并且没有打开AHB的预分频器(即HCLK必须等于SYSHCLK)时，才能执行预取缓冲器的打开和关闭操作。一般而言，在初始化过程中执行预取缓冲器的打开和关闭操作，这时微控制器的时钟由8MHz的内部RC振荡器(HSI)提供。
 5. 使用DMA：DMA在DCode总线上访问闪存存储器，它的优先级比ICode上的取指高。DMA在每次传送完成后具有一个空余的周期。有些指令可以和DMA传输一起执行。

编程和擦除闪存

闪存编程一次可以写入16位(半字)。
闪存擦除操作可以按页面擦除或完全擦除(全擦除)。全擦除不影响信息块。
为了确保不发生过度编程， 闪存编程和擦除控制器块是由一个固定的时钟控制的。
写操作(编程或擦除)结束时可以触发中断。仅当闪存控制器接口时钟开启时，此中断可以用来从WFI模式退出。

启动配置

在STM32F10xxx里，可以通过BOOT[1:0]引脚选择三种不同启动模式。

启动模式选择引脚		启动模式	说明
BOOT1	BOOT0
X	0	主闪存存储器	主闪存存储器被选为启动区域
0	1	系统存储器	系统存储器被选为启动区域
1	1	内置SRAM	内置SRAM被选为启动区域

        在系统复位后，SYSCLK的第4个上升沿，BOOT引脚的值将被锁存。用户可以通过设置BOOT1和BOOT0引脚的状态，来选择在复位后的启动模式。
        在从待机模式退出时，BOOT引脚的值将被被重新锁存；因此，在待机模式下BOOT引脚应保持为需要的启动配置。在启动延迟之后，CPU从地址0x0000 0000获取堆栈顶的地址，并从启动存储器的0x0000 0004指示的地址开始执行代码。 
        因为固定的存储器映像，代码区始终从地址0x0000 0000开始(通过ICode和DCode总线访问)，而数据(SRAM)始终从地址0x2000 0000开始(通过系统总线访问)。Cortex-M3的CPU始终从ICode总线获取复位向量，即启动仅适合于从代码区开始(典型地从Flash启动)。STM32F10xxx微控制器实现了一个特殊的机制，系统可以不仅仅从Flash存储器或系统存储器启动，还可以从内置SRAM启动。

        根据选定的启动模式，主闪存存储器、系统存储器或SRAM可以按照以下方式访问：
● 从主闪存存储器启动：主闪存存储器被映射到启动空间(0x0000 0000)，但仍然能够在它原有的地址(0x0800 0000)访问它，即闪存存储器的内容可以在两个地址区域访问，0x0000 0000或0x0800 0000。
● 从系统存储器启动：系统存储器被映射到启动空间(0x0000 0000)，但仍然能够在它原有的地址(互联型产品原有地址为0x1FFF B000，其它产品原有地址为0x1FFF F000)访问它。
● 从内置SRAM启动：只能在0x2000 0000开始的地址区访问SRAM。
注意： 当从内置SRAM启动，在应用程序的初始化代码中，必须使用NVIC的异常表和偏移寄存器，重新映射向量表至SRAM中。

内嵌的自举程序

        内嵌的自举程序存放在系统存储区，由ST在生产线上写入，用于通过可用的串行接口对闪存存储器进行重新编程：
● 对于小容量、中容量和大容量的产品而言，可以通过USART1接口启用自举程序。进一步的细节请查询AN2606。
● 对于互联型产品而言，可以通过以下某个接口启用自举程序：USART1、USART2(重映像的)、CAN2(重映像的)或USB OTG全速接口的设备模式(通过设备固件更新DFU协议)。
USART接口依靠内部8MHz振荡器(HSI)运行。只有在外部使用8MHz、14.7456MHz或25MHz时钟(HSE)时，才能使用CAN或USB OTG接口。进一步的细节请查询AN2606。