最简单条件下的地址依赖性约束分析

最简单条件下的地址依赖性约束分析

1. 最简单条件定义

只考虑一个处理核的访存正确性，而不用考虑其他处理核、也不用考虑DMA、GPU等设备的情况。

2. 地址依赖性约束

• 处理器要保证对同一地址的“写后读”的顺序

str x0, [x2]
ldr x1, [x2]

处理器会保证上述代码中寄存器x1的值就是寄存器x0的值。

• 处理器要保证对同一地址的“读后写”的顺序

  ldr x1, [x2]
  str x0, [x2]

处理器会保证内存单元[x2]在被修改为寄存器x2的值之前，将值传递给寄存器x1。

• 处理器保证对同一地址的“写后写”的顺序

str x1, [x2]
str x3, [x2]

处理器会保证内存单元[x2]在被修改为寄存器x3的值，而不能是寄存器x1的值

• 处理器不保证对同一地址的“读后读”的顺序

ldr x1, [x2]
ldr x3, [x2]

无论两者什么执行顺序，寄存器x1和x3的最终取值相同。

3. 一个例子

前面说的代码，程序员很容易理解，一旦犯错也很容易通过走读代码来发现。下面给一个例子

                  //我们先假设x3为0x0
add x4, x3, #3    //     那么x4为0x3
add x5, x3, #2    //         x5为0x2

str x0, [x3]      //写入四个内存单元，地址为0x0，0x1，0x2，0x3  
strb w1, [x4]     //写入一个内存单元，地址为               0x3
ldrh w2, [x5]     //读出两个内存单元，地址为          0x2，0x3

处理器要保证写后写顺序，也要保证写后读顺序，最后三条访存指令具有地址依赖性约束。