- 博客(3)
- 收藏
- 关注
RSS订阅原创 XILINX FPGA如何使用SPI 8X作为启动flash？如何在线升级？
FPGA会生成两个bit文件，primary.bit和secondary.bit，当然生成固化文件也会是两个。在线升级如果想一次把烧写文件接收如何处理？可以使用脚本把生成的两个bin文件合并成一个。本质是两片SPI4X组合使用合成8X。
2024-07-16 11:16:41
141
原创 XILINX FPGA如何在bit文件编译时间不变情况下重新链接软核elf文件？
需要特别注意的是，低版本vivado，例如vivado2018.3工具存在bug，导致生成的.mmi文件不对，因此使用指令进行链接时可能导致软核无法正常启动。链接elf的本质是将elf的配置信息填入到fpga的.mmi文件中，再跟fpga原始bit进行链接生成新的bit文件。2、可以将链接方式做成脚本工具，那么非逻辑人员也可以自由合成，从而节省FPGA工程师的工作量。1、可以不改变bit的编译时间，可以实现bit文件与elf文件分开管控；// 个人记录，后续继续完善说明。
2024-07-16 11:09:19
323
原创 XILINX的VU9P-SRIO（U+系列FPGA）项目问题
FPGA与DSP之间的SRIO在协商建链时，第一次总是失败，需要尝试第二次或者第三次，DSP端查询状态看是由SRIO4X掉成了1X。并且在SRIO4X建链正常时有概率中途出现端口错误。在众多产品中仅一两个出现问题。2、设计风险规避：因采用vivado2018.3进行开发，该版本对U+系列的高速口powergood处理有bug，需要打AR72746补丁。1、根本原因：须关闭SRIO高速口的仿真使能；// 个人记录，后续有空继续完善内容。
2024-07-16 10:59:13
291
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人