XILINX FPGA如何在bit文件编译时间不变情况下重新链接软核elf文件？

一、优点

1、可以不改变bit的编译时间，可以实现bit文件与elf文件分开管控；

2、可以将链接方式做成脚本工具，那么非逻辑人员也可以自由合成，从而节省FPGA工程师的工作量。

二、原理

链接elf的本质是将elf的配置信息填入到fpga的.mmi文件中，再跟fpga原始bit进行链接生成新的bit文件。

三、实现方式

xilinx提供了相应指令，可以运行指令进行链接，该方式即可避免重新生成原始bit导致编译时间变化。需要特别注意的是，低版本vivado，例如vivado2018.3工具存在bug，导致生成的.mmi文件不对，因此使用指令进行链接时可能导致软核无法正常启动。 故也需要打补丁（具体可以查看官方说明）

// 个人记录，后续继续完善说明